基于fpga和体光栅的光纤光栅解调系统-光学工程专业论文.docxVIP

基于fpga和体光栅的光纤光栅解调系统-光学工程专业论文.docx

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
基于fpga和体光栅的光纤光栅解调系统-光学工程专业论文

I I 摘 要 光纤布拉格光栅传感器具有抗电磁干扰,绝缘性好,动态范围大等优点,在 石油化工,电力,煤矿等领域获得广泛应用。 基于体相位光栅的动态解调方式,结合 Ibsen 公司的 I-MON80D CCD 线阵光栅 解调模块,搭载 FPGA(现场可编程门阵列)CycloneⅡ系列 EP2C5T144C8 开发板, 设计出以 FPGA 为核心的光纤光栅传感解调系统,完成了对数据的采集处理,串口 通信以及上位机的界面设计,具体内容如下: 本论文首先研究了光纤光栅的温度传感机理,以及光纤光栅传感的解调方式, 重点分析了体相位光栅的动态解调原理。 本系统的硬件部分搭载 FPGA 开发板,基于线阵传感器的性能指标及输出时序, 设计了基于 Verilog HDL 的功能模块;调用 Modelsim 并加载 tb 仿真文件搭建测 试环境,验证模块功能;同时利用 Signaltap 软件,抓取传输数据对模块进一步 debug 测试。FPGA 内部硬件电路模块设计主要由时钟源模块,PLL 锁相环,数据采 集模块,双 FIFO 缓存及位宽转换模块,数据传输模块等部分构成。 基于 LabVIEW 的软件开发环境,完成了上位机的设计。通过调用内部 VISA 的 API 函数,实现了串口与上位机间的通信。通过调用系统内部控件,编写上位机软 件实现对线阵传感器 80 像元采样数据的完整读取,重建了光纤光栅反射谱图像。 本解调系统经过测试,具有解调方案简单,稳定可靠,实用性强等优点,可 以进一步开发定制满足特定需求,界面友好的人机交互界面。 关键词:FPGA,光纤光栅,labVIEW,线阵 CCD,体相位光栅 II II Abstract The fiber grating sensor of Bragg has been widely used in the areas of chemical, electric power, coal mine etc., because of the excellent ability of resistance to electromagnetic interference, insulation and the large dynamic range. Based on the dynamic demodulation methods of RVPG (Reflective volume phase grating), the demodulation system of optical fiber grating sensing which center on FPGA was designed combined with grating demodulation module of Linear CCD array from Ibsen company. The program of data collection, processing, serial communication and software design were developed. In this paper, the theory of temperature sensing and the main ways of demodulation were researched. Furthermore, the principle of dynamic demodulation methods was analyzed, which also present the optical device used and analyzed the performance indicators and the output sequence in detail. The hardware parts of the system completed the design of the function module using the Verilog HDL and verification based on Modelsim, which also made the further Debug test using Signaltap. The design of the internal hardware circuit of FPGA consist of clock source, PLL, data collection, FIFO buffer and gear box, data sending modules. Based on the Labview programming environment, the upper

您可能关注的文档

文档评论(0)

131****9843 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档