基于fpga配置电路系统设计-控制理论与控制工程专业论文.docxVIP

摘要I 摘要 I 基于 F 基于 FPGA 配置的电路系统设计 PAGE VI 万方数据 万方数据 万方数据 万方数据 摘要 随着微电子技术的不断发展，FPGA 和 CPLD 的性能也变的越来越优越。它们 被广泛地应用于电子电路与系统的开发和调试阶段。FPGA 可以支持重复编程，缺 点是掉电后数据消失，所以每次上电后，都需要对它进行重新加载。 FPGA 通常以 JTAG 方式进行加载，这种方式使用专用的软件与硬件连接器将 配置文件通过 JTAG 下载口加载到 FPGA 中。这种方式只适用于开发、调试阶段。 如果 FPGA 在没有加载环境或者每次都想使用相同的配置文件的情况下，只依靠 这种配置方式就会显得捉襟见肘。 本论文设计出了一种配置系统，不仅解决了上述问题而且还提供了多种 FPGA 加载方式。系统中的主要元件有 FLASH 芯片，USB 芯片，FPGA，CPLD。FLASH 芯片用于存储配置文件。在系统中 USB 芯片不仅能作为上位机与 CPLD 传递数据 或命令的媒介，而且配合 CPLD 中的 USB-Blaster 代码可以实现 USB-Blaster 的功 能，即通过 USB 连接线来连接 USB 芯片和 PC 能实现在 JTAG 模式下加载 FPGA， 简化了硬件条件。CPLD 连接各个芯片并且实现对各个芯片进行控制。将 PC 中的 FPGA 配置文件通过 USB 传递给 CPLD，CPLD 在上电或者用户需要配置 FPGA 时将 FLASH 中的文件读取出，在 PS 模式下配置 FPGA。这样就可以使 FPGA 工 作在没有外加配置条件的环境下。并且在电路中增加上电复位功能，可以使 FPGA 进行上电后自动加载，每次上电后即可获取相应的电路功能，以满足 FPGA 使用 固定文件行进工作的需求。而且简化了 FPGA 的在 JTAG 模式下加载需要的硬件条 件，具有很强的实用性。 在调试和验证阶段，首先绘制两块需要的 PCB 子板，然后和 FPGA 母板连接 起来进行调试，并且将母板的上的 FPGA 充当 CPLD 的功能。最终系统功能全部 实现后，被成功应用在了项目组中 BCS_710 板卡上。不过内置 USB-Blaster 功能 上还需要进一步研究，使其能够工作在更高的时钟频率下。 关键词：FPGA CPLD USB 芯片 FLASH 芯片 FPGA 的加载方式 Abs Abstract III 基于 F 基于 FPGA 配置的电路系统设计 PAGE IV Abstract With the development of microelectronic technology, the chip performance of FPGA and CPLD becomes more and more powerful. FPGA and CPLD are widely used in circuit and system development and debugging phase. FPGA supports repeat programming. The disadvantage of it is the disappearance of data after power off. So every time after power on, the user needs to download the FPGA configuration file to the FPGA again. The FPGA load mode is usually loaded in JTAG mode. The configuration file of FPGA is downloaded to FPGA through JTAG port with hardware and special software. This method is only applicable to development and debugging phase, it is not suitable for devices in no download condition or use the file fixed down. This paper presents a configuration system, which not only solves the problem above and provides a variety of FPGA configuration mode. The main components in the system are the FLASH chip, USB chip