基于fpga的多速率数字信号处理系统的设计与实现-电子科学与技术专业论文.docxVIP

苏州大学学位论文使用授权声明 本人完全了解苏州大学关于收集、保存和使用学位论文的规定， IIP: 学位论文著作权归属苏州大学。本学位论文电子文档的内容和纸 质论文的内容相一致。苏州大学有权向国家图书馆、中国社科院文献 信息情报中心、中国科学技术信息研究所〈含万方数据电子出版社〉、 中国学术期刊〈光盘版〉电子杂志社送交本学位论文的复印件和电子 文档，允许论文被查阅和借阅，可以采用影印、缩印或其他复制手段 保存和汇编学位论文，可以将学位论文的全部或部分内容编入有关数 据库进行检索。 涉密论文口 本学位论文属 在 年月解密后适用本规定。 非涉密论文口 论文作者签名 L. h 2年 日期z 问_lf.l P 导师签名: í二创但飞飞、日期: J. Cf./f I I 基于 FPGA 的多速率数字信号处理系统的设计与实现 摘 要 基于 FPGA 的多速率数字信号处理系统的设计与实现 摘 要 多速率数字信号处理是指通过抽取或插值改变信号的采样率，在石油勘测等数字 信号处理领域，为了适应不同模块对采样率的不同要求，多速率数字信号处理技术随 之受到极大地关注。 本文主要研究适用于 MEMS 数字检波器的多速率数字信号处理系统，其核心内 容是多速率抽取滤波器的设计。本设计采用 Altera 公司的 CycloneIV 系列 EP4CE22F17C6N 芯片为系统主控芯片，以 FPGA 的软件平台 QuartusII 11.1 为工具， 用 Verilog HDL 语言编写模块，其硬件电路均在开发板 DE0-NANO 上实现，采用 QuartusII 11.1 内嵌逻辑分析仪 SignalTapII Logic Analyzer 和 MATLAB 来验证设计结 果。文章开展主要工作如下： 1、通过对石油勘测的调研，归纳总结了应用于 MEMS 数字检波器的多数率抽取 滤波器评价标准。 2、确定系统结构由以下 3 部分组成：①多速率 SINC 抽取滤波器；②补偿滤波 器；③等波纹 FIR 滤波器 3、设计了多速率 SINC 抽取滤波器的算法，对抽取倍数分配和各级参数设定进 行了优化设计。 研究工作表明：①本文设计的抽取滤波器能满足系统的多速率输出要求；②本文 优化设计的滤波器有效降低了功耗。③经过 FPGA 验证，整个设计系统输出结果正确， 性能稳定，达到设计要求。 关键词：石油勘测；多速率数字信号处理；MEMS；抽取滤波器；FPGA 作 者：倪燕华 指导老师：乔东海 II II 英文摘要 基于 FPGA 的多速率数字信号处理系统的设计与实现 Design and Implementation of Multi-rate Digital Signal Processing System Based on FPGA Abstract Multi-rate digital signal processing means decimation or interpolation to change sampling rate of signal. In oil exploration and other fields of digital signal processing, multi-rate digital signal processing technology has been of great concern in order to adapt to different requirements of different sampling rates. Multi-rate digital signal processing system which is designed for the MEMS digital geophone, its core content is to design a multi-rate decimation filter. This design uses Alteras CycloneIV series chip EP4CE22F17C6N as system controller chip and uses QuartusII 11.1 as development tool. The Hardware Description Language Verilog is aimed at completing all of the modules.The hardware circuits are achieved on Altera DE2-115 development system. All of the design results are verified by Qua