原创力文档- 1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
- 2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
- 4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
- 5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传，每下载1次， 网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
、{’
例如
网络
个处
MPSoC结构。同时，这也意味着处理器需要更多数据，对访存的要求更高，访存
控制己成为影响网络处理器性能的关键因素。
本文结合网络处理器芯片的研制需求，研究了面向网络处理器的多核共享
SRAM控制技术，设计并实现了多核共享的高效存储控制模块。
多核SoC中，必须对多种指令进行优先级排队。考虑到采用单一的仲裁机制
不能满足网络处理器线速处理数据要求，而采用复杂的仲裁机制，硬件实现开销
大，本文采用了分层仲裁策略，第一层采用固定优先级仲裁算法，第二层选择轮
转优先级算法，既对优先性给予充分考虑，又防止了低优先级指令队列“饿死”
现象的发生。同时对轮转优先级算法进行改进，为分组读／写操作提供了必要条件。
网络处理器中，随着访问请求的进行，指令排队、仲裁输出、片外SS洲
访问的时间开销已经不可忽视。本文采用指令预取及预译码，同时接口模块采用
缓存结构，实现了多个读／写操作地址等信息的连续流水线式输出，提高了数据存
储总线的利用率，访存延时得到有效隐藏。
FPGA平台上进行了板级测试及综合。结果表明，控制器可以完成多处理器对
SS洲的访问，同时采用存储总线优化的控制器性能提升达60％以上，改善明
显。
关键词：网络处理器 多核共享S洲控制器分层仲裁机制 存储总线优化
Abstract
Wimt11eIIltemet
senricesiIlcreaSed fornetv旧rk
explosiVelytlle
requirement
band谢dtllis stateofartofcore
r{gorouS．The neMorkband、VidtllhaSreachOC．768
architecture
(40Gbps)．Themulti-processorbecomesmainstre锄in
IP-packet
alsomeaJls needmore
processing．It controlh勰
processorS da饥Memo巧aCcess
become
a factorthat t11e ofne似ork
key impactSpe墒瑚ance processoL
BaSedthe
on ne似ook ofⅪ)NP and
processor projectneeds，“s
paperdesi印s
shared formulti．core
implementS趾e伍cientmemoD，contmllersyStem．
Onmulti—core
文档评论（0）