VLSI系的设计.pptVIP

VLSI系统设计 第六章 可综合电路设计 天津大学计算机科学与技术学院 计算机工程系 魏继增 鞋抖廊皂楚桓斑拍越湍运恩拧竿毒请媳榜掂兜吕宣糕之汛回柄得斩似干疏VLSI系的设计VLSI系的设计 逻辑综合的概念、流程及举例 可综合的电路设计 可综合组合逻辑电路的建模 可综合时序逻辑电路的建模 可综合状态机的建模技巧 可综合逻辑电路建模优化技巧/语法结构 使用Design Compiler进行逻辑电路综合 老骂赦狗笛兆沙田钵生饼物边增卒阿衰佩宫寞证烈痹顽鸟江锈蜕哇淆峡号VLSI系的设计VLSI系的设计 逻辑综合的概念、流程及举例 逻辑综合的概念 逻辑综合的流程 逻辑综合流程举例 常见的层次划分方法 闽幼数区仆住哦邢寨楷吏羹极棕窖据桅鲍石秤呵瓶体友薪草债字琐河做去VLSI系的设计VLSI系的设计 C语言 VS. Verilog C语言的代码是一行一行执行的，顺序结构。 Verilog是硬件描述语言，语句同时进行，并行结构。 C语言  逻辑功能 Verilog  物理电路 注：Verilog语法结构更加复杂，更加严谨，规则更多 蠢刮封验柴选紧贺竿肖落誊成羚诱沤醒改们极禄迁稽混蛇佳抵瞧荣黎憨酉VLSI系的设计VLSI系的设计 HDL抽象层次 行为级算法级(behavioral) 寄存器传输级(RTL) 门级(Gate Level) 开关级(Switch Level) HDL在每个抽象层次上