可参数化宏模块及IP核使用.pptVIP

1、可参数化宏模块 可参数化宏模块是FPGA中包含的功能模块，这些模块都可以根据需要设定其参数，然后可以作为一个元件被调用，既可用于原理图的编辑，也可用于文本编辑（比如VHDL描述）中的元件例化。 一、建立ROM内的数据文件具体操作 （1）选择要建立的数据文件 QUARTUSII主界面、FILE、NEW、MEMORY INITIALIZATION FILE 一、建立ROM内的数据文件具体操作（续） （2）设置数据： 数据的宽度 数据的深度 填入数据并设置数据类型 一、建立ROM内的数据文件（续） 保存文件，文件名为lpm_rom.mif 二、定制ROM宏模块 步骤一：利用“MegaWizard Plug-In Manger”定制ROM宏模块，并将建立好的ROM数据文件加载到该ROM中； QUARTUSII主界面、TOOLS、 MegaWizard Plug-In Manger、Creat a new custom megafunction variation 二、定制ROM宏模块（续） 二、定制ROM宏模块（续） 二、定制ROM宏模块（续） 二、定制ROM宏模块（续） 二、定制ROM宏模块（续） 定制完成的ROM宏模块元件符号 定制ROM生成的VHDL程序 1.2利用定制完成的ROM宏模块设计一个正选信号发生器 设计要求： 正弦信号每周期采样64点，每点数据为8位宽； 设计原理： 正弦信号的数据ROM采用6位地址线和8位数据线；寻址地址由地址发生器产生，该地址发生器由6位二进制计数器实现。 输出数据由8位D/A转换成模拟信号。 系统框图如图14所示。 设计方法： 通过原理图编辑完成系统顶层设计； 数据存储ROM调用前面定制完成的宏模块； 地址发生器采用VHDL编程实现。 地址发生器的VHDL描述 library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; entity address_gen is port(clk:in std_logic; address1:out std_logic_vector(5 downto 0)); end address_gen; architecture one of address_gen is signal cnt:std_logic_vector(5 downto 0); begin process(clk) begin if (clkevent and clk=1) then cnt=cnt+1; end if; end process; address1=cnt; end one; 顶层原理图设计 顶层设计仿真结果 2、NCO IP核的使用 IP核是具有知识产权（IntellectualProperty）的集成电路芯核的简称，其作用是把一组拥有知识产权的电路设计集合在一起，构成芯片的基本单位，以供设计时搭积木之用。其实可以把IP理解为一颗ASIC，以前是ASIC做好以后供设计人员在PCB上使用，现在是IP核做好以后让设计人员集成在更大的芯片里。 IP核的使用和宏模块的使用相似，购买到的IP核安装在计算机上后，在QUARTUSII主菜单TOOLS下MegaWizard Plug-In Manager 对话框左侧栏中的“communication”\“dsp”\和“interface”选项里会出现所安装的IP核，比如FIR滤波器、PCI总线、NCO数控振荡器等。 2.1 NCO IP核的创建 步骤一：选择NCO IP核 QUARTUSII主菜单TOOLS下MegaWizard Plug-In Manager 、Creat a new custom megafunction variation对话框左侧栏中的dsp下选择signal generation NCO V7.2选项，如图19所示，选择器件和语言，并给出保存路径。 2.1 NCO IP核的创建（续） 2.1 NCO IP核的创建（续） 步骤二：进入设置参数 单击NEXT按钮，弹出如图所示参数设置工具栏 单击DISPLAY SYMBOL按钮可以显示NCO的电路符号 2.1 NCO IP核的创建（续） 步骤三：设置参数 单击STEP1按钮，弹出如图21对话框 2.1 NCO IP核的创建（续） 单击IMPLEMENTATION页面，设置是否选择频率调制输入和相位调制输入，选择目标器件。最后单击FINISH按钮，完成参数设置。 2.1 NCO IP核的创建（续） 单击Resource estimate页面，进入图22所示对话框，可以看到创建的NCO占用的资源信息。 2.1 NCO IP核的创建（续） 步骤四：生成仿