半加器全加器及其应用.docxVIP

实验二半加器、全加器及其应用 班级：_ 学号：—姓名：_ 一、 实验目的 1、 掌握全双进位全加器74LS183和四位二进制超前进位全加器74LS283的逻辑功能。 2、 熟悉集成加法器的使用方法。 3、 了解算术运算电路的结构。 二、 实验设备 数字电路实验箱，数字万用表，74LS00J4LS86,基本门电路。 三、 实验原理 计算机授基本的任务Z—是进行算数，在机器中四则运算——加、减、乘、除——都是 分解成加法运算进行的，因此加法器便成为计算机屮最基木的运算单元。 半加器原理 两个二进制数相加，叫做半加，实现半加操作的电路，称为半加器。表2.6.1是半加器的 真值表，图a为半加器的符号，A表示被加数，B表示加数，S表示半加和，C表示向高位 的进位。 从二进制数加法的角度看，真值表中只考虑了两个加数本身，没有考虑低位来得进位， 这就是半加器的由来。由真值表可得半加器逻辑表达式 Ai E Ao— -OS R3 CO —c Cl-l J CI COp （a）半加器符号 （b）全加器符号 全加器原理 全加器能进行加数、被加数和低位来的进位信号相加，并根据求和的结果给岀该位的进 位信号。图b为全加器的符号,如果用Ai,Bi表示A, B两个数的第i位,C表示为相邻低 来的进位数，Si表示为本位和数（成为全加和），Ci表示为相邻高位的进位数。可以很容易 的求出S、C的简化函数表达式。表2.6.2是全加器的真值表 川一位全加器可以构成多位加法电路。由于每一位加法的结果必须等到低一位的进位产 生后才能产生（这种结构称为串行进位加法器），因而运算速度很慢。为了提高运算速度， 制成了超询进位那加法器。这种电路各进位倍号的产牛?只需经历一级与非门和一级或非门的 延迟时间，比串行进位的全加器大大缩短了吋间。 四、实验内容 1、实现半加/半减器 用异或门74LS86和与非门74LS00组成半加/半减器，当控制信号M=（）时实现半加器 功能，当控制信号M=1时实现半减器功能。 2 ?实现全加/全减器 川74LS86和若干与非门组成全加/全减器，当控制信号M=0时实现全加器功能，当控 制信号M=1时实现全减器功能。要求设计的逻辑电路门数量最少。 五、实验结果与数据 1、实现半加/半减器 （1）真值表 M A B S C 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 0 0 1 0 1 1 1 1 1 0 1 0 1 1 1 0 0 表261 （2）卡诺图化简： 对S进行卡诺图化简 M\ AB 00 01 11 10 0 1 0 1 0 1 , 0 、1 , 对co进行卡诺图化简 MX AB 00 01 11 10 0 0 1 0 0 0 0 由卡诺图化简可知, CO = B（A 十 M） （3）功能实现： 输出端S可以直接通过异或门，将A与B异或即可。输出端CO可以看成 CO = B^A十M）,先通过74LS86实现A与M的界或，然后通过74LS00实现（人十M）与 B的与非，再通过与非门实现更人十M）的非，即实现B（4十M）,也即实现co的功能。 电路图如下： YCC 5V uz uz （4）实现结果: M A B S C 关 关 关 不亮 不亮 关 关 开 亮 关 开 关 亮 关 开 开 不亮 亮 开 关 关 不亮 不亮 开 关 开 売 亮 开 开 关 亮 开 开 开 不亮 不亮 注意：开关开表示输入1,关表示输入0。灯亮表示输出1,不亮表示0。 （5）实验结论：通过开关控制输入，观察输出信号灯的亮与灭符介真值表。 2、实现全加/全减器 （1）真值表 M A B CI s co 0 0 0 0 0 0 0 0 0 1 1 0 0 0 1 0 1 0 0 0 1 1 0 1 0 1 0 0 1 0 0 1 0 1 0 1 0 1 1 0 0 1 0 1 1 1 1 1 1 0 0 0 0 0 1 0 0 1 1 1 1 0 1 0 1 1 1 0 1 1 0 1 1 1 0 0 1 0 1 1 0 1 0 0 1 1 1 0 0 0 1 1 1 1 1 1 表 2.6.2 （2）卡诺图化简: 对S进行卡诺图化简 BCi 00MA0001111001r0 BCi 00 MA 00 01 11 10 0 1 r 0 I 厂 1 0 1、 0 1 0 1 0 0 1 0 1 01 11 10 山卡诺图化简知， S = A十3十C/ CO = ~BCI（M （3）功能实现： 输出端S通过74LS86先实现A与B的异或，然后与CI进行人十B十C7，得到So输出端 CO通过74LS00实现B与CI的与非和⑺十M）与（B十C）的与非，在通过与非门实现 C。二顽聞苗西，即得到g 电路图如下： VCC 5V U4fc