基于多比特位每级的高速高精度流水线ADC设计-通信与信息系统专业论文.docxVIP

万方数据 万方数据 摘 要 摘 要 模数转换器（ADC）是联系现实模拟世界和数字技术的桥梁，ADC 对通信、 航天航空、医疗、仪器仪表等电子设备都起着非常关键的作用。 CMOS 制造工艺向深亚微米发展，晶体管尺寸不断变小，使得数字芯片的集 成度和运算能力不断增强。但是对于模拟集成电路，变低的电源电压和变大的晶 体管阈值电压反而增加了电路设计难度。模数转换器往往是系统的瓶颈，限制了 整个系统的速度和精度。流水线型结构是高速高精度 ADC 的主流选择，流水线 ADC 的精度很容易受内部电路特性的影响，对电路的设计提出了高要求。 多数流水线 ADC 采用单比特每级的结构形式，或者是首级多比特后续每级单 比特的结构形式，因而有流水线级数过多，功耗和面积过大的缺点。针对这些缺 陷，本论文采用多比特位每级结构，设计高速高精度的流水线 ADC，研究成果如 下： 1. 减少了流水级数量，相对 1.5 位每级结构需要 11 级流水，多比特位每级结 构只需要 4 级流水。 2. 低电源电压下的高速高精度流水线 ADC。在 1.5V 的低电源电压下，ADC 具有 12 位分辨率、200MSPS 的采样率。输入正弦测试信号，量化数字输 出的有效位数达 10.8 位。 3. 较小的芯片面积与功耗。芯片面积为 4.0×4.0mm2，功耗约为 400 毫瓦。 4. 设计高增益高带宽的运算放大器，开环直流增益为 94.54dB，相位裕度 48.6o 时的单位增益带宽为 4.94GHz。在 MDAC 的开关电容电路中应用，快速 完成高精度残差信号的建立。 相对于市场主流 ADC 的电源电压为 1.8V 或者更高，本次设计的 ADC 有更低 的电源电压，为 1.5V。多数高性能 ADC 的功耗在 1W 以上，本次设计的 ADC 有 相对较小的功耗。在 Cadence IC51/61 设计环境，0.13μm 标准 CMOS 工艺下完成 电路设计，仿真测试通过后，做版图设计并提交流片，达到预期目标。 关键词：模数转换器，多比特位每级，流水线 I ABSTRACT ABSTRACT Analog-to-Digital Converters(ADC) provide the link between the analog world and the digital technologies. ADCs play a very important role in communication, aerospace, medical, instruments and other electronic equipments. By aggressive development towards deep sub-micron in modern CMOS process, the size of transistors keeps on decreasing, the computing ability and integration of digital IC increases significantly. But the low power supply and relative high threshold voltage of transistors exhibit difficulties for analog circuit design. ADCs often appear as the bottleneck in data processing applications, limiting the overall speed and precision. Pipelined structure usually be chosed in the high-speed high-accucary ADC. The accuracy of pipelined ADCs is susceptible to circuit imperfection, require high-performance circuits be designed. Most of analog-to-digital converters have the pipelined structure of single bit per stage, or the first stage of multi bits and single bit for the rest. So there are too many pipeline series, consume too much power and big size. This paper presents a high-speed and h