实验四简单频率计的制作.doc

实验目的 1．熟悉Quarters-II软件的使用方法；2.了解VHDL语言编程；3.了解基本的自顶向下模块化设计思想；4.设计频率计并在软件上进行仿真； 二．设计的基本原理 2.1基本原理： 数字频率计是用数字显示被测信号的频率的仪器，被测信号可以是正弦波，方波或者其他周期性变化的信号，它的基本原理是时基信号发生器提供标准的时基脉冲信号，若其周期为1s则门控电路的输出信号持续时间亦准确到1s。闸门电路有标准秒信号控制，当秒信号到来时闸门开通，信号通过闸门送到计数译码显示电路，秒信号结束时闸门关闭，计数器停止计数，由于计数器记得脉冲数N的是一秒内的累积数，所以被测频率是NHZ。闸门时间可以取大于或者小于1秒的值，测得的频率时间间隔与闸门时间的取值成正比，在这里取的闸门时间为1s。 数字频率计由分频器，片选电路，计数器，锁存器，译码电路和显示电路作为主要组成部分。 三．实验内容及步骤 在Quarters-II软件中采用文本编辑的方式（VHDL），生成如下各个模块的元器件。编译完成后点击file - creat/update - creat symbol files for current file .注意工程名与实体名要相同。 3.1分频电路模块 分频器在总电路中有两个作用。由总图框图中分频器有两个输出，一个给计数器，一个给锁存器。时钟信号经过分频电路形成了20分频