- 1、本文档共48页,可阅读全部内容。
- 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
SoC技术简介学科知识.ppt
SoC从整个嵌入式系统的角度出发,把模型算法、芯片结构、各层次电路甚至器件的设计紧密结合起来考虑,在单个芯片上一次性完成整个计算机系统的功能。SoC作为一种专用器件,单个芯片本身就是系统,大大减少了通过“二次集成”构成SOB(System-On-a-Board)系统的工作量。由于没有多次集成的附加效应,因此,SoC对整个系统性能可提出几乎是无止境的要求。很多研究表明,由于IS设计能够全盘考虑整个嵌入式系统的各种情况,可以在同样的工艺技术条件下实现更高性能的系统指标以及满足更低的成本目标,如采用IS方法和0.35μm工艺设计系统芯片,在相同的系统复杂度和处理速率下,能够达到相当于采用0.1μm工艺制作的IC所实现同样系统的功能。同时,所需要的晶体管数目与采用常规IC方法设计相比可以降低2~3个数量级。因此,开发SOC的根本目标是提高性能和降低成本。 1.3.2、SoC的典型结构 从外观看,SoC是一个芯片,通常是客户定制(CSIC),或是面向特定用途的标准产品(ASSP);从组成和功能上看,SoC是一个嵌入式计算机系统。从图1-6中可以看出: (1)SoC芯片的结构通常以总线结构(单总线/多总线)为主,目前存在多种片上总线规范(如AMBA、CoreConnect、WishBone等)相互竞争,其技术要求与一般计算机的总线有类似之处,也有不同之处。 (2)SoC芯片以MPU/MCU/DSP为核心,通过总线与其它模块相互连接,实现数据交换和通讯控制等功能,形成一个完整的计算机系统。 (3)软件存储在Flash ROM等非易失ROM中,由MPU/MCU/DSP解释、执行,完成相应的处理功能。 (4)在SOC芯片中,既有MPU/MCU/DSP等数字集成电路,根据应用需要,也可以加入ADC、DAC、电源管理等模拟集成电路,或Tranceiver(收发器)等射频集成电路。因此,SoC芯片是一个数/模混合电路的芯片。 (5)SoC芯片是一个软/硬件统一的产物,根据需要,一部分功能可以由硬件实现,另一部分功能可以由软件实现,设计时需要考虑软/硬件功能划分的问题。 1.3.3、SoC的设计 SoC(System-On-a-Chip片上系统或系统芯片)是嵌入式系统的一种新形式,通常在一块硅片里实现了能够完成一个计算机系统功能所需的硬件集成电路和嵌入式软件,属于计算机与微电子的新兴交叉学科。SoC设计包括IC设计和嵌入式软件开发两方面的内容,需要计算机系统结构、微处理器、数字集成电路、模拟/射频集成电路、嵌入式操作系统、嵌入式应用软件等多方面的知识和技能。 从SoC的组成来看,SoC中包含软件和硬件,首先,需要从嵌入式系统角度定义其功能规范,然后,根据应用的性能要求,确定系统功能的软/硬件划分实现。软件按照嵌入式软件工程的方法实现,硬件按照VLSI集成电路设计方法实现,或者采用软/硬件协同设计的方法进行设计。最后,进行系统的集成验证与测试。 正是由于SoC技术是一个全新的概念,因此,它引发了人们对其一系列新的支撑技术的重视和研究。SoC是以超深亚微米工艺、IP核*(Intellectual Property Core知识产权核)复用技术、软/硬件协同设计技术和相应的EDA工具为支撑而形成。因此,超深亚微米物理设计与分析、IP 核(Intellectual Property Core知识产权核或芯核)的复用和SoC的设计与验证(包括软/硬件协同设计与验证、仿真、一致性验证Formality Verification、时序和功耗分析等)是当前SoC设计研究的三个主要问题。其中第一个问题属基础的物理设计范畴,后两个问题属设计方法学范畴。 *从可综合角度看,IP核可分为可综合IP核和仿真IP核,在本课中,不加特殊声明,IP核一般指的是可综合IP核。 (1)超深亚微米集成电路设计 由于SoC芯片主要采用超深亚微米工艺制造,因此,SoC设计必须解决超深亚微米工艺带来的自身乃至设计中的一系列问题,如版图布线的负荷已成为主要的时序影响因素,当生产工艺小于 0.35um以下时,因为布线而造成的时序差异和延迟常常超过模块中电路设计的差异和延迟;超深亚微米工艺很小的线间距和层间距带来的线间和层间的信号耦合作用,以及很高的系统工作频率,产生天线效应(Antenna effect:当走线过长时产生的天线效应会对电路的时序产生影响)、电磁干扰、信号串扰(Cross talk: 当两条平行的走线非常靠近的时候,它们之间的偶合效应会产生交叉干扰)等互连效应问题,需要更精确的器件与连线模型。 (2) IP核的生成及复用 所谓设计复用(Design Reuse),实际上包含两个方面的
您可能关注的文档
最近下载
- 2025杭州钱塘新区建设投资集团有限公第一次招聘9人笔试备考题库及答案解析.docx
- 中华民族共同体概论课件专家版3第三讲 文明初现与中华民族起源(史前时期).pptx VIP
- 赢在起跑线-大学生职业生涯规划与就业指导全套教学课件.pptx
- 成都巿低空旅游发展十三五专项规划.PDF VIP
- 护理质控——科室如何做好护理质量管理PPT课件.pptx VIP
- 2025年山东城市服务职业学院单招职业倾向性测试题库及答案(夺冠系列).docx VIP
- 统编版三年级语文下册第一单元单元整体 教学设计.docx VIP
- 耳鼻喉科病例讨论(共15张课件).pptx VIP
- 2025年山东城市服务职业学院单招职业倾向性测试题库一套.docx VIP
- 《教育强国建设规划纲要(2024—2035年)》解读讲座.pptx
文档评论(0)