数字电路课词件第五章触发器.pptVIP

5.1　概述 三、分类 1. 按触发方式（电平，脉冲，边沿） 2. 按逻辑功能（SR, JK, D, T） 3. 按存储数据的原理不同分：静态和动态触发器。 5.2　SR锁存器 设Q为触发器的原状态（初态），即触发信号输入前的状态； Q*为触发器的新状态（次态），即触发信号输入后的状态。 三、动作特点 SD：直接置1端； RD：直接置0端。（均是高电平有效） 在任何时刻，输入都能直接改变输出的状态。 5.3 电平触发的SR触发器（同步SR触发器） 一、电路结构与工作原理 带有异步端的同步SR触发器的电路结构 二、动作特点 在CLK=1的全部时间里， S和R的变化都将引起输出状态的变化。 5.4 脉冲触发的触发器 一、电路结构与工作原理 5.5　边沿触发器的电路结构与动作特点 5.6 触发器的逻辑功能描述及其转换方法 1、SR触发器 （3）特性方程： 2、JK触发器 3、D触发器 4、T触发器 5.6.2 触发器按逻辑功能与电路结构的关系 从上面的学习可知，触发器按逻辑功能可以分为SR、JK、D、T等类型。 而按电路结构分，则有电平触发、脉冲触发、边沿触发器等类型。 二者没有固定的对应关系。 不同逻辑功能的触发器可以是同一电路结构，如都是边沿触发器；不同电路结构的触发器可以是有相同的逻辑功能，如电平触发SR、脉冲触发SR有相同的特性表。 5.6.3 触发器的逻辑功能转换 触发器逻辑功能转换的步骤： 1、写出已知触发器和待求功能的触发器二者的特性方程。 2、令二者特性方程相等,得出逻辑功能转换的表达式。 3、画逻辑图。 二、由JK触发器→其他触发器 《数字电子技术基础》 （第五版） 电子信息研究室 第*页 ■ 5.1 概述 5.2 SR锁存器 5.3~5.5 电平触发、脉冲触发及边沿触发的触发器（内部结构一般了解） 5.6 触发器的逻辑功能及描述方法 第五章 触发器 一、定义： 触发器（Flip Flop，简写为FF）是一能够存储一位二值信号的基本单元电路。 二、基本特点： （1）有两个能自行保持的稳定状态，即稳定状态0、1。 （2）可以置1或0状态。 一、电路结构 正是由于引入反馈，才使电路具有记忆功能 ! 两个输入端 两个输出端 反馈 反馈 逻辑符号 输入RD=0, SD=0时 0 0 0 0 二、功能分析 1 0 1 0 0 1 输出保持原状态： 0 1 0 1 1 0 输出保持原状态： 保持！ 0 0 输入RD=0, SD=1时 0 1 0 1 0 1 1 0 输出变为： 1 1 0 0 1 0 1 0 输出保持： 置“1” ！ 输入RD=1, SD=0时 0 0 1 1 0 1 0 1 输出仍保持： 1 0 0 1 0 1 0 1 输出变为： 置“0”！ 输入RD=1, SD=1时 1 1 0 0 输出：全是0 注意：当RD、SD同时由1变为0时，翻转快的门输出变为1，另一个不得翻转。因此，该状态为不定状态。 SR锁存器的特性表 约束条件：RD .SD=0 不定 保持 置1 置0 1 1 0 0 0① 1 1 1 0① 0 1 1 0 1 1 0 0 0 1 0 1 1 0 1 1 0 0 1 0 0 0 0 1 1 1 1 1① 1 0 0 1① 0 0 0 0 1 0 1 0 0 0 1 1 1 1 0 1 0 1 0 0 0 1 1 特性表 四、存在问题： 1、输入端信号变化，输出随之变化，无法在时间上加以控制； 2、存在约束条件：即RD .SD=0 。 例题分析：P218例5.2.1 保持 不定 置1 1 1 1 1 1① 1 0 0 1① 0 0 0 0 1 0 1 0 0 0 1 1 1 1 0 1 0 1 0 0 0 1 1 置0 0 0 X X 0 1 1 X X 0 1 1 0 0 1 1 0 0 1 1 0 1 1① 1 1 1 1① 0 1 1 0 1 1 1 0 0 1 1 1 1 0 1 1 0 0 1 0 0 0 1 * Q Q R S CLK 在CLK=1的全部时间里， S和R的变化才会引起输出状态的变化。 输入控制门+SR锁存器 异步置0端 异步置1端 平时常为 1 平时常为 1 存在问题：在CLK=1期间存在多次翻转问题。 二、动作特点： 1、触发器的状态的变化发生在CLK 信号的下降沿（或上升沿）； 2、CLK有效的全部时间内输入信号的任何变化都可能会影响输出。 1* 0 1 1 1* 1 1 1 0 1 1 0 0 0 1 0 1 1 0 1 1 0 0 1 1 1 0 0 0 0 0 0 X X X X 动作特点：触发器的次态仅仅取决于CLK 信号的下降沿（或上升沿）到达时刻输入信号的状态，而在CLK=1或CLK=0期间，