第7章 存储系统.ppt

第7章 存储系统 7.1 存储系统的层次结构 7.2 高速缓冲存储器（cache） 7.3 虚拟存储器 7.4 相联存储器 7.5 存储保护 7.1 存储系统的层次结构 存储器是计算机的核心部件之一。其性能直接关系到整个计算机系统性能的高低。 如何以合理的价格，设计出容量和速度满足计算机系统要求的存储器系统，始终是计算机体系结构设计中的关键问题之一。 为了解决对存储器要求容量大，速度快，成本低三者之间的矛盾，较好的方法是采用存储层次，用多种存储器构成存储器的层次结构。 7.1 存储系统的层次结构 存储器层次概述 把各种不同存储容量、不同存取速度、不同价格的存储器，组成层次结构，并通过管理软件和辅助硬件将不同性能的存储器组合成有机的整体，称为计算机的存储层次或存储体系。 7.1 存储系统的层次结构 7.1 存储系统的层次结构 一个完整的计算机存储系统一般分为两级：主存（内存）和辅存（外存）； “主存－辅存”层次的目的是为了弥补主存容量的不足。 它是在主存外面增加一个容量更大、每位价格更低、但速度更慢的存储器（称为辅存，一般是硬盘）。 它们依靠辅助软硬件的作用，构成一个整体。 7.1 存储系统的层次结构 主存储器 主存处于被中央处理机CPU直接访问的位置，由随机存储器RAM和只读存储器ROM组成，能快速进行读写操作； 存放计算机运行期间的大量程序和数据； 存取速度较快，存储容量不大。 7.1 存储系统的层次结构 辅助存储器 辅存速度允许慢些，因此价格较低； 存放系统程序和大型数据文件及数据库； 大量静止、待命的信息分布在辅存上，当需要辅存上的某些信息活跃起来时，它将由计算机专门的存储管理部件调入主存，然后才被CPU访问； 存储容量大，位成本低。 7.1 存储系统的层次结构 主－辅两级存储结构建立在存储器件分级且存储信息性质分级的基础上； 主存容量因其价格受到限制，设立了大容量辅存解决了在尽可能低的价格下的容量问题； 大容量的低速辅助存储器可以通过高速主存与CPU交换信息，不仅使计算机得到合理分配，而且CPU的高速效能仍能得到充分发挥； 主－辅两级存储结构较好地统一协调了容量、速度、价格三者之间的矛盾。 7.1 存储系统的层次结构 主存－辅存存储层次 7.1 存储系统的层次结构 二级存储系统： 主存－辅存 缺点：并没有很好地针对CPU与主存速度的差异解决主存速度与CPU匹配问题，CPU高速效能得不到充分发挥。 7.1 存储系统的层次结构 如果改用速度更接近CPU的快速主存器件，则价格昂贵，要组成满足现代技术需求的又具有相当容量的主存，势必影响性能价格比而失去市场。 因此，存储系统设计必须突破单一用主存和辅存简单的组合的二级存储系统，从系统结构上采取措施组成存储体系。 7.1 存储系统的层次结构 Cache－主存存储层次 7.1 存储系统的层次结构 7.1 存储系统的层次结构 可将整个存储系统看成三级系统： 高速缓存--主存（内存） --外存（辅存） 也可看成两个二级系统： 高速缓存--主存（一级） 主存--外存（一级） 注意： 这两个二级存储系统各自的基本功能不相同： 前者：提高CPU访问存储器的速度； 后者：弥补主存容量的不足。 第7章 存储系统 7.1 存储系统的层次结构 7.2 高速缓冲存储器（cache） 7.3 虚拟存储器 7.4 相联存储器 7.5 存储保护 7.2 高速缓冲存储器（cache） 目前，组成主存的DRAM存取速度一般落后于CPU的处理速度，CPU访问主存时不得不插入等待周期来适应主存的速度，致使系统整体下降。 高速缓冲存储器Cache： 是为解决CPU和DRAM之间的速度匹配而采用的一项重要技术； 是发挥CPU高速高效的性能而设置的一种介于CPU和DRAM之间的高速小容量缓冲存储器； 存取速度要比主存快，由高速的SRAM组成； 全部功能由硬件实现，保证了其高速度。 7.2 高速缓冲存储器（cache） cache的工作机制 cache基本原理 地址映象（映射）与地址变换 cache与主存数据的一致性 替换策略 高速缓冲器cache的构成 cache的工作机制 高速缓冲存储器cache的工作机制基于程序访问的局部性原则。 一个运行程序的代码大都顺序存放在地址连续的存储器中，与程序相关的数据在存储器中也相对集中。 程序运行时，尤其有循环程序段和子程序段时，在较短的时间区间内，常会对局部范围的存储器频繁访问，某存储单元被访问了，该单位可能会被再次访问，大多数存取又是在紧接着上次存取地址附近，而此范围之外的地址访问甚少。这种现象称程序访问的局部性。 cache的工作机制 根据局部性原理，可以在主存和CPU之间设置一个高速的容量相对较小的存储器，如果当前正在执