原创力文档- 1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
- 2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
- 4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
- 5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传，每下载1次， 网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
;内容摘要;1 数据采集系统的功能 ;2 数据采集系统的设计思路 ;2.1 数据输入单元 ; 接线图;2.2 数据输出单元;2.3 数据处理单元 ;3. 数据采集系统各模块设计 ;二选一模块：
Library ieee；
Use ieee.std_logic_1164.all;
Entity ch21 is
Port(a,b:in std_logic_vector(2 downto 0);
S:in std_logic;
Q:out std_logic_vector(2 downto 0));
End ch21;
Architecture bhv of ch21 is
Begin
process(s,a,b)
Begin 二选一模块CH
if s=’0’then
q=a;
else q=b;
end if；
End process;
End bhv;;显示模块：
Library ieee;
Use ieee.std_logic_1164.all;
Entity disp is
Port(d:in std_logic_vector(2 downto 0);
clk:in std_logic;
q:out std_logic_vector(6 downto 0));
end disp;
Architecture bhv of disp is
begin
process(clk)
variable x:std_logic;
variable tmp:std_logic_vector(2 downto 0);
variable cnt:integer range 0 to 3;
begin
if clk’event and clk=1then
if x=0then
tmp:=d;
x:=1;
else
if cnt3 then
cnt:=cnt+1;
else
cnt:=0;
if tmp=d then --若有通道超过设置电压，则显示
case d is --通道的序号
;; 共阴数码管码表 ;仿真结果 fun=00 ;fun=01;fun=11;k1=0;3.4 EDA开发流程 --总流程图;3.4 EDA开发流程 --设计输入;3.4 EDA开发流程 --综合与适配;3.4 EDA开发流程 --仿真;1.3 EDA开发流程 --编程下载与硬件测试;4 实物展示;5 小结;Thank You !
文档评论（0）