微机教师指导手册24.docVIP

课题 可编程并行接口（一） 目的任务 1、 掌握输入输出接口的基本要求； 2、 熟悉74LS245、74LS373等芯片的功能; 3、 掌握8255芯片的外部引线和內部结构。 重点难点 1、 8255芯片各外部引线的功能； 2、 8255芯片的内部结构。 教学方法 讲授 使用教具 传统教学法（粉笔和黑板） 上课时间提问作业 上课时间 备课时间 教研室主任（签字） 年 月 日 系主任（签字）: 6.1输入输出接口的基本要求 数据总线的输入输出要求三态功能 地址总线的输入输岀要求锁存功能 6.1.1三态逻辑门接口芯片 典型的三态逻辑门电路接口芯片—— 74LS244和74LS245 74LS244的结构及功能 2?74LS244的逻辑图和引脚图——如图 6-1所示。 1AiIVilAaIYj 1Ai IVi lAa IYj l/U IY] IM 1A) 3Yi 2Y1 10 T T (b)引肿 图 图6-1 74LS244逻辑图和引脚图 74LS245的结构及功能 74LS245的逻辑图和引脚图——如图 6?2所示。 (a)逻辑电路(b)引■昭 (a)逻辑电路 (b)引■昭 图6-2 74LS245逻辑图和引脚图 74LS244和74LS245的应用范畴 6.1.2锁存器接口芯片 典型锁存器接口芯片—— 74LS273和74LS373 74LS273的引脚图——如图 6?3所示 图6-3 74LS273引脚图 2. 74LS273的功能 74LS273有8个输入端D和8个输出端Q,用低电平S复位，CP脉冲的上升沿将输入 端D的状态锁存在 Q输出端。74LS273正常工作时，其输出端总有一个状态存在 0或1, 即它不具有三态输出功能。 3?74LS373的引脚图和逻辑图——如图 6-4所示 4. 74LS373的功能 芯片由CP脉冲上升沿锁存，0E为允许输岀端。只有当 0E为低电平时，三态门打开 输出数据，为高电平时输出端呈高阻状态。 la) 图6-4 74LS373逻辑图和引脚图 5.锁存的意义 当CP （使能端G）为低电平，而输岀允许端 0E也为低电平时，则输出为原状态，即 CP由高电平变为低电平前，输出端 Q的状态。 74LS244、74LS245 和 74LS373 在 8086/8088 系统中的应用 80880 Q74LS244Y =AirAf74 LS 373A A厂人） 8088 0 Q 74LS244 Y =AirAf 74 LS 373 A A厂人） 74 LS 245 IIS ALE 8288 AiWc AMW?IORC MWTC MRDCINTAALE ALE 8288 AiWc AMW? IORC MWTC MRDC INTA ALE 图 6-5 74LS244 74LS245、74LS373 在 8086/8088 系统中的使用 6.2可编程并行接口芯片 8255 6.2.1并行接口技术概述 8255是intel为其80系列微处理器生产的通用可编程并行输入输岀接口。 6.2.2 8255的内部结构和外部引脚 1.外部引线 8255的外部引线如图 6-6所示。 PC.PC\PC；PBi PC. PC\ PC； PBi 图6-6 8255引线图 Do?D7双向数据信号线，用来传送数据和控制字。 RD读信号线，与其他信号线一起实现对 8255接口的读操作。通常接系统总线的IOR 号。 WR写信号线，与其他信号一起实现对 8255的写操作，通常接系统总线的 lOWo CS片选信号线，当它为低平（有效）时，才能选中该 8255芯片，也才能对 8255进行 操作。 Ao、At 口地址选择信号线。 8255内部有3个口 A 口、B 口、C 口和一个控制寄存器供 软件编程选择。Ao、Ai的不同编码可分别选择上述 3个口和一个控制寄存器，具体规定如 表6-1所示 表6-1地址选择线 Ai Ao 选择 00 A 口 01 B 口 1 0 C 口 1 1 控制寄存器 RESET复位输入信号，高电平有效复位 8255o复位后，8255的A 口、B 口、C 口均 被定为输入。 PAo?PA?为A 口的输入输出信号线。该口时是输入还是输出或双向，是由软件编程来 决定的。 PBo?PB?为B 口的输入输出信号线。可利用软件编程来规定它们是输入还是输出。 PCo?PC7由工作方式来决定，它可作为输入输岀线、控制线或状态线使用。 2. 8088CPU 和 8255 的连接 通常8255的Ao、At分别接地址总线的 Ao、Ai （对8088）。8255的片选端接地址总线的 某一位高位地址线。 3.内部结构 8255的内部结构框图如图 6-7所示。 CP碟口 CP碟口 外设接口 图6-7 图6-7 8255内部结构框图 8255三个口的