用于射频集成高Q硅基电感优化设计工作方案.docVIP

用于射频集成的高Q硅基电感的优化设计-电气论文 用于射频集成的高Q硅基电感的优化设计 王惠娟1，2，潘杰1，2，任晓黎2，曹立强1，2，于大全1，万里兮1 （1.中国科学院微电子研究所，北京100029；2.华进半导体封装先导技术研发中心有限公司，江苏无锡214135） 摘要：采用理论分析与电磁仿真结合的方法，对硅上多层金属构成的螺旋电感进行电性能研究，优化并获得一种适用于射频电路集成的硅基射频高Q 电感。对于影响电感Q 值的多种损耗机制，重点研究了趋肤效应对电感的影响。并通过结构参数及金属层叠优化后，硅上电感的Q 值可以达到60以上，自谐振频率可以达到10 GHz以上，可以较好地应用于射频系统中的滤波选频及匹配等网络。 关键词 ：硅上电感；趋肤效应；射频系统集成；电磁仿真 中图分类号：TN702?34 文献标识码：A 文章编号：1004?373X（2015）18?0106?04 收稿日期：2015?04?20 基金工程：重大科学技术专项（2013ZX02502?004）；高效集成扇出型封装及任意互连高频封装基板（2014Z 0 引言 近几十年以来，片上电感的相关研究成为国内外研究的热点，取得了重要研究进展。目前片上电感的实现方式主要有三种：键合线电感、有源电感与螺旋电感。其中键合线电感寄生电容大，电感量的不精确，应用比较受限；而有源电感占用芯片面积小，应用受频率和电压影响大[1]。螺旋电感由于其对衬底的绝缘性要求较高，同时占用面积过大，主要使用薄膜、砷化镓、低温共烧陶瓷等技术制作并以单片的形式与电路的有源部分连接。随着硅理论和工艺的发展，由于其低成本且成熟的工艺，人们开始关注使用硅上工艺实现无源器件。与GaAs半绝缘衬底不同，硅衬底是半导体，衬底的损耗比较大，很难获得高的品质因素，如何实现高性能的电感成为一个重要的研究方向。已经知道采用片上技术在硅上实现螺旋电感，Q 值一般在十几以内；而采用厚铜和高阻硅来实现高Q 螺旋电感一般也在40以下[2?5]。本文正是在此背景之下，对硅上螺旋电感进行理论上对损耗机制分析，并结合电磁仿真软件对影响硅上电感的感值及Q 值进行优化仿真，并得到Q 值最高结构的硅上电感。同时基于优化仿真结构，和影响硅上电感的多种寄生，提出适用于宽频带的电感寄生参数。 1 硅基螺旋电容的设计参数与损耗机制 1.1 硅基螺旋电感的设计参数 硅基螺旋电感量与其几何形状有着密切的关系，其精确的计算可通过求解麦克斯韦方程组得出。其几何参数的确定可以应用S.S Mohan 提出的计算电感的闭合公式[6]：针对四边形、六边形、八边形及圆形平面螺旋电感，其中C1，C2，C3，C4 是由电感线圈形状所确定的常数，μ0 代表磁导率，n 代表线圈匝数，davg 代表了电感线圈内径与外经的平均值，ρ 代表了线圈填充率，其相关定义式为如下所示： 品质因数Q 是电感及微波电路中的重要性能表征参数，在微波电路中，电感一般应用于远小于其自谐振频率以下的频段，以保证其电感特性，此时电感是一种非理性器件，由于寄生参数的存在，用有效品质因数Qeff来定义高频电感，其表达式如下所示： 式中：Re[Zin] 和Im[Zin] 分别代表电感阻抗值的实部和虚部，对于无辐射系统，如Z=R+jX，则Q = | X | R ，谐振回路的品质因数为谐振回路的特性阻抗与回路电阻之比。元件的有效Q 值愈大，用该元件组成的电路或网络的选择性愈佳。而Q 值的大小与其损耗机制有关。 1.2 硅基电感损耗机制 对于硅上螺旋电感，在不涉及磁芯材料的情况下，影响电感Q 值主要有两种损耗：一种是衬底损耗，一种是导体损耗。 衬底损耗由衬底电阻率及衬底与电感金属间绝缘层厚度来决定，衬底电阻率越高，绝缘层厚度越大，其Q值越低[7]。导体损耗是由构成片上无源元件的金属导体有限的电导率引起的，这一部分损耗根据形成原因可分为直流损耗以及高频损耗两种。为了减少欧姆损耗，可选用低电阻率的金属材料，增大导体横截面积，减小导体长度。随着频率的升高，电流趋向于在导体的外表面流动产生趋肤效应，它取决于频率、金属电导率和磁导率，趋肤深度和高频下电阻可以表示为以下公式[1]： 式中：σ 为金属电导率，μ为磁导率，ω 为工作角频率。 工作频率越高，趋附深度δs 越小，Rs 越大，导体损耗越大，信号幅度的衰减就越快。表1给出了常见的几种用于制作无源器件的金属的电导率、电阻率及在典型高频点下的趋肤深度。从表中可以看出，铜和银导电率较好，由于铜金属的易