甘肃政法学院数字逻辑与分析课件第二章 门电路.pptVIP

前级输出为 低电平时 前级 后级 流入前级的电流IOL 约 1.4mA (灌电流) 灌电流的计算 饱和 2、扇出系数 扇出系数为门电路输出驱动同类负载门的个数 前级输出为 高电平时 例如： 前级 后级 前级 前级输出为 低电平时 后级 输出低电平时，流入前级的电流（灌电流）： 输出高电平时，流出前级的电流（拉电流）： 例2：如图电路，已知 74S00门电路GP参数为： IOH/IOL=1.0mA/-20mA IIH/IIL=50μA/-1.43mA 试求门GP的扇出系数N是多少？若将电路中的芯片改为74S20，其门电路参数同74S00，问此时P0的扇出系数又为多少？ GP G1 Gn 求此类问题时，要对门P输出的高低电平情况分别进行讨论。 门P输出的低电平时，设可带门数为NL： 门P输出的高电平时，设可带门数为NH： 扇出系数=10 74S20为4输入与非门，所以 门P输出的低电平时，设可带门数为NL： 门P输出的高电平时，设可带门数为NH： 扇出系数=5 问题：门电路多余输入端如何处理？ 3、输入端负载特性 R ui “1”,“0”？ +5V F R4 R2 R1 3k T2 R5 R3 T3 T4 T1 T5 b1 c1 假设某输入端接一电阻 R较小时 uiUT T2不导通，输出高电平。 R ui +5V F R4 R2 R1 3k T2 R5 R3 T3 T4 T1 T5 b1 c1 R增大 R??ui??ui=UT时，输出低电平。 R临界=0.69k? R ui +5V F R4 R2 R1 3k T2 R5 R3 T3 T4 T1 T5 b1 c1 例3：判断如图TTL电路输出为何状态？ 10KΩ 10Ω ≥1 10Ω Y0=0 Y1=1 Y2=0 Y0 Y1 Y2 例4：判断如图TTL电路输出为何状态？ Y1=0 Y2=0 10KΩ Y1 VCC Y2 ≥1 VCC 10KΩ 以上分析说明： 悬空的输入端相当于接高电平。为了防止干扰，一般将悬空的输入端接高电平。 TTL与非门在使用时多余输入端处理： 1. 接+5V。 2. 若悬空，UI=“1”。 3. 输入端并联使用。 1、TTL门输入端悬空的相当于接高电平。 2、为了防止干扰，可将与门多余的输入端接高电平，将或门多余的输入端接低电平。 1 0 与非门1输出高电平，T5截止。 与非门2输出低电平，T5导通。 ? TTL门输出端并联问题 当将两个TTL“与非”门输出端直接并联时： Vcc→R5→门1的T4→门2的T5产生一个很大的电流。 产生一个大电流 1. 抬高门2输出低电平; 2. 会因功耗过大损坏门器件。 注：TTL输出端 禁止直接并联（线与） § 2.4 其它类型的TTL门电路 2.4.1 集电极开路的与非门（OC门） +5V F R2 R1 3k T2 R3 T1 T5 b1 c1 A B C 集电极悬空 T3 无T3,T4 集电极开路的与非门（OC门） 符号 ！ +5V F R2 R1 3k T2 R3 T1 T5 b1 c1 A B C 应用时输出端要接一上拉电阻RL RL UCC ? OC 门实现“线与”逻辑 F RL VC 相当于“与门” 逻辑等效符号 1、OC门可以实现“线与”功能 ? OC门应用--电平转换器 OC 门需外接电阻，所以电源VC可以选5V～30V。OC 门作为TTL电路可以和其它不同类型不同电平的逻辑电路进行连接。 TTL电路驱动CMOS电路图 CMOS电路的VDD = 5V～18V，特别是VDDVCC时，必须选用集电极开路（OC门）TTL电路。 CMOS电源电压VDD = 5V时，一般的TTL门可以直接驱动CMOS门。 2、OC门可以实现电平转换功能 2.4.２ 三态门（ TSL门） +5V F R4 R2 R1 T2 R5 R3 T3 T4 T1 T5 A B D E E---控制端 +5V F R4 R2 R1 T2 R5 R3 T3 T4 T1 T5 A B D E 0 1 截止 +5V F R4 R2 R1 T2 R5 R3 T3 T4 T1 T5 A B D E 1 0 导通 截止 截止 高阻态 功能表 低电平起作用 A B F EN ? 三态门工作原理 TSL门输出具有高、低电平状态外，还有第三种输出状态 — 高阻状态，又称禁止态或失效态。 输出F端处于高阻状态记为Z。 当 E= 1时， E使能端 当 E= 0时，电路执行正常与非功能F=AB。 ０ １ ０ 三态