多核处理器技术.PPT

多核处理器技术 华南理工大学 陈虎 博士 tommychen74@ 参考文献 [1] Tom R. Halfhill,Intel Goes Quad, Issue #234，Processor Watch，Oct. 19, 2006 [2] Cameron McNairy, Rohit Bhatia, MONTECITO: A Dual-Core, Dual-Thread ITANIUM Processor, IEEE Mirco, Mar./Apr., 2005 [3]Ron Kalla,Balaram Sinharoy, Joel M. Tendle, IBM POWER5 CHIP: A Dual-Core, Multithreaded Processor, IEEE Micro, Mar./Apr., 2004 [4] Poonacha Kongetira, Kathirgamar Aingaran, Kunle Olukotun, NIAGARA: A 32-way Multithreaded SPARC Processor, IEEE Micro, Mar./Apr., 2005 [5] Toshinari Takayanagi, Jinuk Luke Shin, ect., A Dual-Core 64-bit UltraSPARC Microprocessor for Dense Server Applications, IEEE JOURNAL OF SOLID-STATE CIRCUITS, Vol.40(1):7-18, JAN. 2005 [6] Intel Corp., Intel IXP2400 Network Processor Product Brief, ,2003 [7] Motorola Inc., Motorola C-5 Architecture Guide, , 2001 [8] John Montrym, Henry Moreton, THE GEFORCE 6800, IEEE Micro, Mar./Apr., 2005 [9] J. A. Kahle, etc., Introduction to the Cell multiprocessor, IBM J. RES. DEV. VOL.49(4/5):589-604, JULY/SEP., 2005 [10] Ujval J. Kapasi, etc., Programmable Stream Processors, IEEE Computer, Aug.,2003 [11] Tom R. Halfhill，Ambrics New Parallel Processor， Issue #234 - Processor Watch - October 19, 2006 [12] Sriram Vangal, Jason Howard, etc., An 80-Tile 1.28TFLOPS Network-on-Chip in 65nm CMOS, IEEE International Solid-State Circuits Conference, 2007 微处理器技术发展的主要历史回顾 90年代——增大指令的并行发射能力 指令级并行性自身存在很大限制，超标量技术已经到了尽头； VLIW（超长指令字）存在二进制代码不兼容，对编译要求高的缺点； 90年代末期——提高主频 流水线不断细化，指令间相关性导致系统复杂性大大提高； Memory Wall，存储器性能滞后，严重影响整体性能； 功耗问题严重； 微处理器技术发展的主要历史回顾 本世纪前5年——多线程 只能屏蔽线程的存储器访问延迟，增加系统吞吐率（15％左右），并未提高单个单线程的执行速度； 当前和未来五年——多核 充分利用摩尔定律带来的芯片面积，放置多个微处理器内核； 通过开发程序内的线程级或进程级并行性提高性能 典型的多核处理器系统 通用处理器： Intel——Xeon 5300 (四核) IBM——POWER5(双核) SUN——NIAGARA(8核)、UltraSpac(双核) 网络处理器 Intel——IXP2400 Motorola——C-5 嵌入式系统 TI——OMAP，Davinci ARM——ARM11MP 图像处理 Nvdia——GF6800 多媒体处理 IBM，Sony和Toshiba——Cell处理器 Stanford大学——Imagine 实验系统 Ambric——AM2045(360核） Intel——80个核的实验处理器 多核处理器系统中的主要问题 存储器结构——cc-UMAcache-coherence Unified Memory