四川师范大学物理与电子工程学院电子设计自动化课件第3章 VHDL设计初步.pptVIP

下载本文档

0
0
约3.13千字
约 56页
2019-05-12 发布于广东
举报
版权申诉

四川师范大学物理与电子工程学院电子设计自动化课件第3章 VHDL设计初步.ppt

1、本文档共56页，可阅读全部内容。
2、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
5、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
6、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
7、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
8、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

EDA技术实用教程第3章 VHDL设计初步 3.1 组合电路的VHDL描述 3.1 组合电路的VHDL描述 3.1 组合电路的VHDL描述 3.1 组合电路的VHDL描述 3.1 组合电路的VHDL描述 3.1 组合电路的VHDL描述 3.1 组合电路的VHDL描述 3.1 组合电路的VHDL描述 3.1 组合电路的VHDL描述 3.1 组合电路的VHDL描述 3.1 组合电路的VHDL描述 3.1 组合电路的VHDL描述 3.1 组合电路的VHDL描述 3.1 组合电路的VHDL描述 3.1 组合电路的VHDL描述 3.1 组合电路的VHDL描述 3.1 组合电路的VHDL描述 3.1 组合电路的VHDL描述 3.1 组合电路的VHDL描述 3.1 组合电路的VHDL描述 3.1 组合电路的VHDL描述 3.1 组合电路的VHDL描述 3.1 组合电路的VHDL描述 3.1 组合电路的VHDL描述 3.1 组合电路的VHDL描述 3.1 组合电路的VHDL描述 3.2 基本时序电路的VHDL描述 3.2 基本时序电路的VHDL描述 3.2 基本时序电路的VHDL描述 3.2 基本时序电路的VHDL描述 3.2 基本时序电路的VHDL描述 3.2 基本时序电路的VHDL描述 3.2 基本时序电路的VHDL描述 3.2 基本时序电路的VHDL描述 3.2 基本时序电路的VHDL描述 3.2 基本时序电路的VHDL描述 3.3 计数器的VHDL设计 3.3 计数器的VHDL设计 3.3 计数器的VHDL设计 3.3 计数器的VHDL设计 3.3 计数器的VHDL设计 3.4 实用计数器的VHDL设计 3.4 实用计数器的VHDL设计 3.4 实用计数器的VHDL设计 3.4 实用计数器的VHDL设计 3.4 实用计数器的VHDL设计 3.4 实用计数器的VHDL设计 3.4 实用计数器的VHDL设计习题习题习题习题习题习题习题 3.2.2 VHDL实现时序电路的不同表述 3.2.2 VHDL实现时序电路的不同表述 3.2.2 VHDL实现时序电路的不同表述 3.2.2 VHDL实现时序电路的不同表述 3.2.3 异步时序电路设计 3.2.3 异步时序电路设计 3.3.1 4位二进制加法计数器设计 3.3.2 整数类型 3.3.3 计数器的其他VHDL表达方式 3.3.3 计数器的其他VHDL表达方式 3.3.3 计数器的其他VHDL表达方式 3.3.3 计数器的其他VHDL表达方式接下页接上页 3.3.3 计数器的其他VHDL表达方式 1. 十进制计数器相关语法 3.3.3 计数器的其他VHDL表达方式 2. 程序分析 3.3.3 计数器的其他VHDL表达方式 2. 程序分析 3.3.3 计数器的其他VHDL表达方式 3. 时序模块中的同步控制信号和异步控制信号的构建 4. 另一种描述方式 3.3.3 计数器的其他VHDL表达方式 3. 时序模块中的同步控制信号和异步控制信号的构建 4. 另一种描述方式 3-1 画出与以下实体描述对应的原理图符号元件： 3-2 图3-16所示的是4选1多路选择器，试分别用IF_THEN语句、WHEN_ELSE和CASE语句的表达方式写出此电路的VHDL程序，要求选择控制信号s1和s0的数据类型为STD_LOGIC；当s1=0，s0=0；s1=0，s0=1；s1=1，s0=0和s1=1，s0=1时，分别执行y=a、y=b、y=c、y=d。 3-3　图3-17所示的是双2选1多路选择器构成的电路MUXK，对于其中MUX21A，当s=0和s=1时，分别有y=a和y=b。试在一个结构体中用两个进程来表达此电路，每个进程中用CASE语句描述一个2选1多路选择器MUX21A。 3-4 将3-20程序的计数器改为12进制计数器，程序用例3-21的方式表述，并且将复位RST改为同步清0控制，加载信号LOAD改为异步控制方式。讨论例3-20与例3-21的异同点。 3-5 设计含有异步清零和计数使能的16位二进制加减可控计数器。 3-6 图3-18是一个含有上升沿触发的D触发器的时序电路，试写出此电路的VHDL设计文件。 3-7 给出1位全减器的VHDL描述。要求：（1）首先设计1位半减器，然后用例化语句将它们连接起来，图3-19中h_ suber是半减器，diff是输出差，s _out是借位输出，sub _in