重庆大学数字电子技术课件 第5章.pptVIP

第五章 集成触发器 主要内容 1．介绍构成时序逻辑电路的基本逻辑单元──触发器。以及它的各种电路结构和动作特点。 2．每一种触发器的逻辑功能。 第五章 集成触发器 主要内容 5.1 基本触发器 5.2 钟控触发器 5.3 主从触发器 5.4 边沿触发器 5.1 基本触发器 5.1 基本触发器 5.1 基本触发器 5.1 基本触发器 5.1 基本触发器 第五章 集成触发器 主要内容 ?5.1 基本触发器 5.2 钟控触发器 5.3 主从触发器 5.4 边沿触发器 5.2 钟控触发器 5.2 钟控触发器 5.2 钟控触发器 5.2 钟控触发器 5.2 钟控触发器 5.2 钟控触发器 5.2 钟控触发器 5.2 钟控触发器 5.2 钟控触发器 第五章 集成触发器 主要内容 ?5.1 基本触发器 ?5.2 钟控触发器 5.3 主从触发器 5.4 边沿触发器 5.3 主从触发器 5.3 主从触发器 5.3 主从触发器 5.3 主从触发器 5.3 主从触发器 5.3 主从触发器 5.3 主从触发器 5.3 主从触发器 5.3 主从触发器 5.3 主从触发器 第五章 集成触发器 主要内容 ?5.1 基本触发器 ?5.2 钟控触发器 ?5.3 主从触发器 5.4 边沿触发器 5.4 边沿触发器 5.4 边沿触发器 5.4 边沿触发器 5.4 边沿触发器 5.4 边沿触发器 5.4 边沿触发器 5.4 边沿触发器 5.4 边沿触发器 5.4 边沿触发器 5.4 边沿触发器 5.4 边沿触发器 5.4 边沿触发器 5.4 边沿触发器 5.4 边沿触发器 第五章 集成触发器 主要内容 ?5.1 基本触发器 ?5.2 钟控触发器 ?5.3 主从触发器 ?5.4 边沿触发器 第五章 集成触发器 【第五章习题】 P174： 3，4，5，7，8，9 G1~G4──钟控RS_FF（抗干扰差） 改进思想：若?以后，输入的改变不引起S’、R’的改变，则Qn+1只决定于?输入。 方法：①增加门G5G6 S G5 ① R G6 ② 置1维持线 置0维持线 G3G4——基本RS_FF S’=R’=1被阻塞线屏蔽，G3G4的状态不改变。 G3G5——基本RS_FF G4G6——基本RS_FF 可存储信息 ②增加阻塞线③、④ ③ ④ 置0阻塞线 置1阻塞线 结论：维持阻塞FF的输出只决定于CP上升沿时刻的输入状态。 ③特性方程： 上升沿触发 不允许！ 改错！ 2. 维持—阻塞D触发器 如上的维持—阻塞触发器的状态方程为： 则： Qn+1=（D+DQn）?CP?=D ?CP? 结论： ?将/R和/S用一反相器连接即得维持—阻塞D触发器； ?为简化电路，可直接利用输入与非门如图5-4-2； ?如图连接线②兼有置0维持和置1阻塞的功能。 因为：(a) D端实际上是置0端，当其置0后，②线可以维持置0 (b) D端又是置1端，当已置0后，D端又要置1，则②线可将其屏蔽掉。 ② 表示边沿触发 ②?瞬间D必须保持不变才能达到维持-阻塞的作用，保持时间th=1tpd ③为了达到状态的转移，CP=1的时间必须满足：tCPH3tpd ④fcpmax≤1/(tCPL+tCPH)=1/5tpd ⑤工作波形分析 3．维持—阻塞D_FF的脉冲工作特性 ①tCPL≥tset=2tpd，建立时间tset内D必须保持不变， §5.4.2 利用传输延迟时间的边沿触发器（后沿触发） 电路特点： 该电路由两个与或非门构成基门RS-FF，由与非门G、H构成触发引导电路。且G、H的传输延迟要大于基本RS-FF的翻转时间。 1．工作原理 ①CP=0时，门C、F、G、H被CP封锁，D、E工作 故： 基本RS_FF通过D、E保持Qn ②当?，且CP=1时，门C、F首先解除封锁 故: 基本RS_FF也可通过C、F保持Qn 传输延迟后，G、H也解除封锁，J、K将使G、H变化，但即使G=H=0封锁了D、E，基本RS_FF仍可保持Qn； ③?后，门C、F首先被封锁，而G、H将保持原来状态， 当传输延迟后，G、H也被封锁，基本RS_FF将通过D、E保持Qn+1 ④/RD、/SD是异步置0端和异步置1端。 ⑤功能表： §5.4.9 CMOS传输门构成的边沿触发 1．COMS传输门构成基本FF 原理： ①CP=0， TG1? TG2?，Qn+1=D ②CP=1