雷达信号处理中的高速串行接口互连设计-信号与信息处理专业毕业论文.docxVIP

摘要 摘要 摘 要 随着处理器处理速度的快速发展，芯片与芯片、板卡与板卡之间的数据传输 速度日益成为限制实时信号处理系统性能的关键因素。同时传输的数据量越来越 大，构建高速、可靠的交换网络势在必行，具有很高的实用价值。 本文论述了高速串行接口在雷达信号处理系统中的硬件设计和软件实现。信 号 处 理 系 统 采 用 Virtex6 FPGA XC6VSX315T 作 为 主 控 制 器 ， 八 核 DSP TMS320C6678 作为主处理器，控制器与处理器之间通过千兆以太网、PCIe 和 Serial RapidIO 进行互连。本文对这三个高速串行接口从硬件设计、DSP 程序设计、FPGA 程序设计到上位机程序设计做了完整、详细的描述，并对各个接口进行性能测试 与分析。本文还对 PCIe 和 Serial RapidIO 的交换芯片 PEX8624 和 CPS-1848 分别 进行了较为深入的研究。最后总结现有技术所实现的性能，并针对存在的不足对 新的技术与框架进行展望。 关键词： 高速串行接口、TMS320C6678、XC6VSX315T、交换 Ab Abstract Abstract With the rapid development of processor’s speed and continuous improvement of bus width, the data transmission speed in chip to chip or backplane connectivity becomes a key factor in limiting the performance of real-time signal processing systems. And explosive growth in data amount, building high-speed and reliable switching network is imperative with high practical value. This paper discusses the hardware and software design of high-speed serial interface in radar signal processing system. The signal processing system uses Virtex 6 FPGA XC6VSX315T as the main controller and eight-core DSP TMS320C6678 as the main processor, interconnection between them is Gigabit Ethernet, PCIe and Serial RapidIO. In this paper, hardware design, DSP programming, FPGA programming and PC programming are designed to do a complete and detailed descripition, what’s more, the three interfaces’s performance is tested and analyzed. This paper also does a deep research in PCIe and Serial RapidIO switch chip PEX8624 and CPS-1848. Finally, the performance of existing technologies is concluded and outlooking new programming framework. Keyword: high-speed serial interface, TMS320C6678, XC6VSX315T, switch 目录 目录 目录 第一章 绪论 1 1.1 论文产生背景及意义 1 1.2 论文的内容安排 1 第二章 雷达信号处理中的高速串行接口总体设计 3 2.1 雷达信号处理板卡中的高速串行接口互连 3 2.2 高速串行接口的技术基础 4 2.2.1 串行/解串 SerDes 4 2.2.2 时钟数据恢复 5 2.2.3 线路编码 6 2.2.4 时钟修正 6 2.2.5 线路均衡 7 2.2.6 通道绑定 7 第三章 千兆以太网接口设计 9 3.1 千兆以太网硬件设计 9 3.1.1 TMS320C6678 的以太网模块 9 3.1.2 千兆以太网的物