数字逻辑设计与应用小论文.docxVIP

《数字逻辑设计与应用》 小论文 光电信息学院 葛腾飞 2905101021 分析由8-3优先编码器74x148构成一个16-4优先编码器的原理，并进而设计一个由8-3优先编码器74x148构成32-5的优先编码器。要求写出分析、设计的具体过程和必要的理论推导，画出分析、设计的电路图。 使能输入EI_L，当其有效时允许编码， 否则禁止编码。 当电路被使能，且一个或多个输入请求有效， GS_L输出有效。可用于级联。 当电路被使能 ，但没有输入请求有效时，EO_L输出有效。可用于级联。 如果要用两个74X148构成一个16-4优先编码器，则电路中应该有16个输入，4个输出。设16个输入为REQ0_L~REQ15_L,输出为RA0~RA3，外加一组选输出RGS。 当REQ在0~7区间内时，RA0=A0(1)，RA1=A1(1)，RA2=A2(1)，RA3=GS(2)=0,RGS=GS(1). 当REQ在8~15区间内时，RA0=A0(2)，RA1=A1(2)，RA2=A2(2)，RA3=GS(2)=1,RGS=GS(2). 因为两个编码器与输出之间关系是或的关系， 所以我们可以得到 RA0=A0(1)+A0(2) RA1=A1(1)+A1(2) RA2=A2(1)+A2(2) RA3=GS(1)+GS(2) RGS=GS(1)+GS(2) 因此在电路中应首先看REQ8~15输入是不是有有效 输入，如果有有效输入，则EO(2)输出为高电平EL_L输入无效，则U1处于不工作状态，反之，如果没有有效输入，则EO(2)输出为低电平EL_L输入有效，则U1处于工作状态，则此时U1中输入有有效输入。 其工作原理图为 同理，对于设计一个由8-3优先编码器74X148构成32-5的优先编码器。电路中有着32个输入，5个输出，外加一个组选输入 REQ31_L优先级最高，REQ0_L最低； 编码范围分为4组：00000-00111，01000-01111，10000-10111，11000-11111，分别由U4-U1生成； 当EO_L有效时，允许较低优先级的编码器工作； 由74x148的GS_L生成组的编码，由A2A1A0生成组内编码； 当电路被使能，且没有一个请求有效时，U4的EO有效，允许更大规模的级联，此时RGS（相当于每组的GS信号）无效； RA4-RA0和RGS的有效电平与74x148相应信号的有效电平不一致。 当REQ在0~7区间内时，RA0=A0(1)，RA1=A1(1)，RA2=A2(1)，RA3=GS(2)=0,RGS=GS(1). 当REQ在8~15区间内时，RA0=A0(2)，RA1=A1(2)，RA2=A2(2)，RA3=GS(2)=1,RGS=GS(2). 当REQ在16~23区间内时，RA0=A0(3)，RA1=A1(3)，RA2=A2(3)，RA4=GS(3),RGS=GS(3). 当REQ在24~31区间内时，RA0=A0(4)，RA1=A1(4)，RA2=A2(4)，RA3=GS(4)=1,RA4=RA(4),RGS=GS(4). 因为四个编码器与输出之间关系是或的关系， 所以我们可以得到 RA0=A0(1)+A0(2)+ A0(3)+A0(4) RA1=A1(1)+A1(2) +A1(3)+A1(4) RA2=A2(1)+A2(2)+ A2(3)+A2(4) RA3= GS(2)+GS(4) RA(4)=GS(3)+GS(4) RGS=GS(1)+GS(2)+GS(3)+GS(4) 根据此逻辑关系式 ，我们可以得出其工作原理图 原理图见下页 对于数字设计原理与实践的学习感想 说实话，刚拿到这门课的课本的时候心里吓了一跳， 英文版，还这么厚，怎样才能学得好呢？？？不会挂科吧？？？ 但是在期中考试前一段时间自己便彻底爱上了这门课，当时自己想得最多的是单单借着0和1居然能够组成像计算机那样的庞大而又神奇的系统。在地铁里自己也会想着他们用了什么器件来实现门的自动打开与闭合？ 一句话，我完全被这门课吸引住了。 唐老师上课的细心耐心与负责大家有目共睹，这些方面我不得不赞美一下唐老师。但是唯一的一点瑕疵就是唐老师说的普通话不够标准，有时听不大清老师在讲什么。 以上是我对这门课以及唐老师的所有感想与评价。