第二章 ARM技术概述ok课件.pptVIP

异常中断的优先级 当几个异常中断同时发生时，在ARM中通 过给各异常中断赋予一定的优先级来实现处理 次序 复位（最高优先级）； 数据异常中止； FIQ； IRQ； 预取指异常中止； SWI、，未定义指令（包括缺协处理器）。 。 2.8 ARM典型流水线技术简介 2.8.1三级流水线ARM的组织 2.8.2五级流水线ARM的组织 。 2.8.1三级流水线ARM的组织 1）ARM的3级流水线介绍 到ARM7为止的ARM处理器使用的简 单3级流水线分别为 取指级 译码级 执行级 。 三级流水线ARM的组织 2）ARM 3级流水线下PC的行为 在3级流水线的执行过程中，当通过R15寄存器直接访问PC时，必须考虑到此时流水线的执行过程的真实情况 三级流水线的PC行为 。 2.8.2五级流水线ARM的组织 使用5级流水线的ARM处理器包含下面5个流水线级 取指 译码 执行 缓冲\数据 回写 。 2.9 ARM存储器接口及存储器层次 多级存储器使它包括一个容量小但速度快的从存储器和一个容量大但速度慢的主存储器，根据典型程序的实验统计，这个存储器系统的外部行为在绝大部分时间象一个即大又快的存储器。这个容量小但速度快的元件是Cache，它自动地保存处理器经常用到的指令和数据的拷贝。 本节首先对ARM支持的存储数据类型和处理器中数据存储格式进行介绍，在此基础上介绍了ARM存储器的接口设计，主要包括存储器接口、Cache、MMU和保护单元，建立起ARM处理器的整个存储体系的概念和设计方法。 。 ARM存储器接口及存储器层次 2.9.1ARM存储数据类型和存储格式 2.9.2ARM的存储器层次简介 2.9.3ARM存储系统简介 。 2.9.1ARM存储数据类型和存储格式 ARM处理器支持以下6种数据类型 8位有符号和无符号字节。 16位有符号和无符号半字，它们以两字节的边界定位。 32位有符号和无符号字，它们以4字节的边界定位。 。 ARM存储数据类型和存储格式 存储器组织 在以字节为单位寻址的存储器中有“小端”和“大端”两种方式存储字，这两种方式是根据最低有效字节与相邻较高有效字节相比是存放在较低的还是较高的地址来划分的，两种存储方式如图所示。 。 2.9.2ARM的存储器层次简介 寄存器组 片上RAM 片上Cache 主存储器 硬盘 。 2.10 ARM协处理器 ARM通过增加硬件协处理器来支持对其指令集的通用扩展，通过未定义指令陷阱支持这些协处理器的软件仿真。简单的ARM核提供板级协处理器接口，因此协处理器可以作为一个独立的元件接入。 最常使用的协处理器是用于控制片上功能的系统协处理器，例如控制ARM720上的高速缓存Cache和存储器管理单元MMU等。ARM也开发了浮点协处理器，也可以支持其它的片上协处理器。ARM体系结构支持通过增加协处理器来扩展指令集的机制。 。 ARM体系结构的基本版本 版本5主要由两个变型版本5T、5TE组成 相比与版本4，版本5的指令集有了如下的变化： 提高了T变种中ARM/Thumb混合使用的效率。 增加前导零记数（CLZ）指令，该指令可使整数除法和中断优先级排队操作更为有效； 增加了BKPT（软件断点）指令； 为协处理器设计提供了更多的可供选择的指令； 更加严格地定义了乘法指令对条件码标志位的影响。 。 ARM体系结构的基本版本 ARM体系版本6是2001年发布的。新架构v6在降低耗电量的同时还强化了图形处理性能。通过追加有效进行多媒体处理的SIMD功能，将语音及图像的处理功能提高到了原机型的4倍。ARM体系版本6首先在2002年春季发布的ARM11处理器中使用。除此之外，v6还支持多微处理器内核。 。 ARM体系结构的基本版本 ARM体系结构总结 核 体系结构 ARM1 V1 ARM2 V2 ARM2aS，ARM3 V2a ARM6，ARM600，ARM610 V3 ARM7，ARM700，ARM710 V3 ARM7TDMI，ARM710T，ARM720T ARM740T V4T Strong ARM，ARM8，ARM810 V4 ARM9TDMI，ARM920T，ARM940T V4T ARM9E-S V5TE ARM10TDMI，ARM1020E V5TE ARM11，ARM1156T2-S，ARM1156T2F-S，ARM1176JZ-S，ARM11JZF-S V6 。 2.2.2ARM体系结构的演变 1）Thumb指令集（T变种） Thumb指令集是把32位的ARM指