第五章-半导体存储器及其接口.pptVIP

* * 第五章 半导体存储器及其接口 第一节 概述 一、存储器的分类 二、存储器的主要性能指标 三、存储系统的层次结构—速度,容量,成本的统一 第二节 半导体存储器 一、半导体存储器的分类 二、半导体存储器芯片的选用原则 三、随机存取存储器RAM 四、只读存储器ROM 第三节 半导体存储器与CPU接口 一. SRAM的接口特性 二.SRAM与CPU的连接方法 三. EPR0M的接口特性 四. EPR0M与CPU的连接方法 五. 存储器片选控制方法 六. 存储器与CPU连接时应注意的问题 习题: 5－10，5－12，5-13 第一节 概 述 一、存储器的分类 按在系统中的地位 主存储器：存放当前运行所需信息。速度快， 容量小，价格高。 辅助存储器：存放当前暂不参与运行的文件、 数据。 容量大、价格低、速度慢。 按存储介质 磁存储器 半导体存储器 光存储器 激光光盘存储器 磁芯 磁泡 磁鼓 磁带 磁盘 按信息存储方式 内存储器 外存储器 随机存取存储器RAM 只读存储器ROM 顺序存取存储器SAM 直接存取存储器DAM 二、存储器的主要性能指标 1. 存储容量 存储器可以容纳的二进制信息量，以存储单元的总位数表示，存储单元的总位数等于存储器的地址寄存器的编址数与存储字位数的乘积。 2. 存取时间TA(Access Time)：从启动一次存储器操作，到完成该操作所需时间。 3. 存储周期TMC （Memory Cycle)：启动两次独立的存储器操作之间所需的最小时间间隔。 TMC反映了存储器的工作速度。 4. 可靠性 用平均无故障时间MTBF来衡量 5.性能/价格比 三、存储系统的层次结构—速度,容量,成本的统一 CPU寄存器 主存储器 高速缓存Cache 辅助存储器 大容量存储器 * 主存—辅存存储层次：通过软硬件结合，把主存与辅存统一成一个整体，形成主存—辅存存储结构。解决容量与成本间的矛盾。 辅助软硬设备 主存 辅存 Cache CPU 主存 辅助硬件 *Cache—主存存储层次： 在主存和CPU之间设置高速缓存，构成Cache—主存存储层次，Cache由硬件来实现，要能跟得上CPU的要求。解决速度与成本间的矛盾 价格，容量，速度，访问频度 第二节 半导体存储器 一、半导体存储器的分类 半导体存储器的特点： * 速度快，存取时间为ns 级； * 集成度高 *非破坏性读出 双极型（TTL）：速度快，功耗不大，集成度低 单极型（MOS）：价格便宜，功耗低，集成度高 半导体存储器 RAM ROM SRAM 掩膜ROM PROM PROM EPROM EEPROM DRAM iRAM(组合RAM）片上带刷新逻辑的DRAM NVRAM（非易失性RAM）SRAM SAM FIFO（先进先出）用于队列电路和多级缓冲寄存器 CCD(电荷耦合器件)以串行方式工作,存取时间与位置有关 MBM(磁泡存储器） 二、半导体存储器芯片的选用原则 * RAM和ROM的选用 RAM的优点是读写方便，使用灵活；但断电后，信息丢失。在系统中用于存放正在执行的程序、数据，作为I/O数据缓冲存储器，堆栈以及存储系统配置和状态参数的存储器。对于ROM，存储器中内容一经写入，在工作过程中就只能读出不能重写，掉电后内容不丢失，用于存放应用程序，常数表格。 掩模ROM和PROM用于大批量生产的微机产品中； EPROM用于产品研制和小批量生产； EEPROM用于对数据、参数等有掉电保护要求的数据存储器； RAM则可根据微机应用系统的具体情况适当配置。 微机系统中 * SRAM和DRAM的选用 * 芯片型号的选用 存取速度最好选与CPU时序相匹配的芯片； 存储芯片的容量在满足存储器总容量的限度内，尽可能用集成度高，存储容量大的芯片以减轻系统负载，简化设计，缩小尺寸，减少成本，提高可靠性。 SRAM状态稳定，接口简单，不需要刷新电路，用于小容量存储器系统。 DRAM集成度高，功耗小，价格低，常用于微机的主存。 三、随机存取存储器RAM 1. 静态RAM的存储单元 32*32=1024 存储单元 I/O电路 地址反相器 Y译码器 输入 输出 电路 控制 电路 驱 动 器 地 址 反 相 器 X 译 码 器 A0 A1 A2 A3 A4 片选 读/写 A5 A6 A7 A8 A9 I/O 2. 单管动态RAM的存储单元 放大器 C Q 列选择信号 数据输入输出 行选择信号 动态RAM的基本存储单元是一个晶体管和一个电容，因而集成度高，成本低，耗电少，但它是利用