半导体存储器存储芯片的扩展.ppt

微机原理与接口技术 西安邮电大学计算机学院 王 莹 第六章 半导体存储器 存储芯片的扩展 1 2 存储器与CPU的连接 本节主要内容 第六章 半导体存储器 存储器的扩展主要解决两个问题： （1）如何用容量较小、字长较短的芯片，组成微机系统所需的存储器； （2）存储器如何与CPU的连接。 第六章 半导体存储器—存储芯片的扩展 存储芯片的扩展： 位扩展：字数够，位数不够 字扩展：字数不够，位数够 字位同时扩展：字数和位数都不够 字数?位数 如1K?4位 存储单元的个数 每个存储单元的二进制位数 第六章 半导体存储器—存储芯片的扩展 位扩展： 例： 8K?1位芯片 8KB . . . . . . . . . . . . . . . . . . . . . . . . . . . 第六章 半导体存储器—存储芯片的扩展 位扩展：将每片的地址线、控制线并联，数据线分别引出。 用8K?1位芯片组成8K?8位的存储器 第六章 半导体存储器—存储芯片的扩展 字扩展： 例： 16K?8位芯片 ? ? ? . . . 64KB . . . . . . . . . 第六章 半导体存储器—存储芯片的扩展 字扩展：将每个芯片的地址线、数据线、控制线并联，仅片选端分别引出，以实现每个芯片占据不同的地址范围。 用16K?8位芯片组成64K?8位的存储器 第六章 半导体存储器—存储芯片的扩展 字位扩展： . . . . . . 例： 1K?4位芯片 4KB . . . . . . . . . . . . . . . . . . . . . 第六章 半导体存储器—存储芯片的扩展 字位同时扩展： 先进行位扩展，即组成一个满足位数要求的存储芯片组，再用这个芯片组进行字扩展，以构成一个既满足位数又满足字数的存储器。 用1K?4位芯片组成4K?8位的存储器 I/O 1 ～I/O 4 RAM 1 2114 A 9 ～A 0 2 - 4 译码器 A 11 A 10 D 3 ～D 0 A 9 ～A 0 RAM 1 2114 I/O 1 ～I/O 4 WE CS WE CS I/O 1 ～I/O 4 RAM 2 2114 A 9 ～A 0 A 9 ～A 0 RAM 2 2114 I/O 1 ～I/O 4 WE CS WE CS I/O 1 ～I/O 4 RAM 3 2114 A 9 ～A 0 A 9 ～A 0 RAM 3 2114 I/O 1 ～I/O 4 WE CS WE CS I/O 1 ～I/O 4 RAM 4 2114 A 9 ～A 0 A 9 ～A 0 RAM 4 2114 I/O 1 ～I/O 4 WE CS WE CS D 7 ～D 4 WR A 9 ～A 0 第六章 半导体存储器 存储芯片的扩展 1 2 存储器与CPU的连接 本节主要内容 第六章 半导体存储器—存储器与CPU的连接 存储器与CPU的连接：实际上就是与三总线中相关信号的连接。 （1）存储器与控制总线的连接 M/IO(8088为IO/M)、 RD、WR 有时这些控制线(如M/IO)也与地址线一同参与地址译码，生成片选信号。 第六章 半导体存储器—存储器与CPU的连接 （2）存储器与数据总线的连接 不同型号的CPU，数据总线的数目不一定相同，连接时要特别注意。 8086CPU的数据总线有16根，其中高8位数据线D15?D8接存储器的高位库(奇地址库)；低8位数据线D7?D0接存储器的低位库(偶地址库)； 8位机和8088CPU的数据总线有8根，存储器没有高低位库之分，故数据总线和存储器芯片的数据信号线直接相连。 OE WE CE A10?A0 6116 D7?D0 OE WE CE A10?A0 6116 D7?D0 D7?D0 D15?D8 A11?A1 RD WR A0 BHE 第六章 半导体存储器—存储器与CPU的连接 （3）存储器与地址总线的连接 分为低位地址线的连接和高位地址线的连接。 低位地址线直接和存储芯片的地址信号连接作为片内地址译码，唯一地选中存储器芯片上某个存储单元； 高位地址线主要用来产生选片信号（称为片间地址译码），以决定每个存储芯片在整个存储器中的地址范围，避免各芯片地址空间的重叠。 第六章 半导体存储器—存储器与CPU的连接 片间地址译码决定了每个存储芯片在整个存储器中的地址范围，避免各芯片地址空间的重叠。 片间地址译码电路的设计和连接方法是一个难点。将在下节课通过举例进行讲解。 第六章 半导体存储器 本节课小结 深刻