关于多路抢答器设计实验报告.docxVIP

本科学生设计性实验报告 项冃组长 学号 成 员 专 业 电子信息工程 班级 实验项目名称 多路抢答器 指导教师及职称 开课学期 2014 至 2015 学年上 学期 上课时间 2014 年 11 刀 28 日 学生实验报告（三） 学生姓名 学号 同组人： 实验项目 多路抢答器 ■必修 □选修 □演示性实验□验证性实验 □操作性实验 ■设计性实验 实验地点 物华楼201 实验仪器台号 指导教师 实验口期及节次 2014年11月28日 —、实验综述 1、 实验要求： （1） 设计一个智力竞赛抢答器，可同时提供八名选手参加比赛，按钮的编号为1、2、3、4、 5、 6、 7、 8o （2） 给主持人设置一个控制开关，用來控制系统的清零。 （3） 抢答器具有数据锁存和显示的功能。主持人将系统复位后，参赛者按抢答开关，则该 组指示灯亮，并显示岀抢答者的序号，同时发岀报警声音。 （4） 设置计分电路。每组在开始时预置100分，抢答后由主持人控制，答对加10分，答错 减10分。 （5） 选做：増加抢答器定时抢答功能。抢答时间可预设，当主持人启动开始键后，定时器 开始减计数并显示，参赛选手在设定时间内进行抢答，如果定时时间到，无人抢答， 定时器发岀短暂的声响，本次抢答无效，封锁输入电路，禁止选手超时后抢答。 2、 实验所用仪器及元器件： （1） 74LS148 8线一3线优先编码器56 8线一3线优先编码器 5 6 7 A2 GN0 引出端符号：0-7编码输入端（低电平有效）；EI选通输入端（低电平有效）A（）、Al、A2编码输出端（低电平 有效）GS宽展端（低电平有效）；E0选通输出端 真值表： Inputs Outputs El 0 1 2 3 4 5 6 7 A2 A1 AO GS EO H X X X X X X X X H H H H H L H H H H H H H H H H H H L L X X X X X X X L L L L L H L X X X X X X L H L L H L H L X X X X X L H H L H L L H L X X X X L H H H L H H L H L X X X L H H H H H L L L H L X X L H H H H H H L H L H L X L H H H H H H H H L L H L L H H H H H H H H H H L H 74LS138 74LS138:3线一8线译码器 当一个选通端（G1）为高电平，另两个选通端（/（G2A）和/（G2B））为低电平时，可将地址 端（A、B、C）的二进制编码在一个对应的输出端以低电平译出。利用Gl、/（G2A）和/（G2B） 可级联扩展成24线译码器；若外接一个反相器还可级联扩展成32线译码器。若将选通端中的 一个作为数据输入端吋，138还可作数据分配器。 管脚图： A B C 671 M A B C 671 M G1 Y7 GNO * z v * ° OUTPUT SaECT ENABLE 引出端符号:A、B、C译码地址输入端;G1选通端/(G2A)、/(G2B)选通端(低电平有效);Y0?Y7译码输 出端(低电平有效) 功能表: Inputs Outputs Enable Select G1 G2* C B A Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 X H X X X H H H H H H H H L X X X X H H H H H H H H H L L L L L H H H H H H H H L L L H H L H H H H H H H L L H L H H L H H H H H H L L H H H H H L H H H H H L H L L H H H H L H H H H L H L H H H H H H L H H H L H H L H H H H H H L H H L H H H H H H H H H H L 74LS47 74LS47:10线一4线优先编码器(BCD输击) 74LS47为10线一4线优先编码器，共有54/74147和54/74LS147两种线路结构型式，主 要屯特性的典型值如下:147将9条数据线(1-9)进行4线BCD编码，即对最高位数据线 进行译码。当——9均为高电平时，编码输出(ABCD)为十进制零。故不需单设/IN0输入端。 INPUTS OUTPUT ? 八 、OUYPUT Vcc NC D 3 2 1 9 A ■ 6 14 13 12 11 10 9 1 i c i [ 3 2 1 9 -O 4 A o- 5 6 7 € C E X r , r , i 1 2 3 4 5 6 7