VDMOS基本工流程.ppt

  1. 1、本文档共20页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
VDMOS基本工艺流程 器件的基本结构及实物图 工艺流程图 初始氧化 环光刻与环注入 环P推结与有源区光刻 JFET注入与栅氧化和JFET推结 多晶淀积与多晶激活与多晶光刻 P-注入与P阱推结与N+光刻 RG RG:此为栅极电阻。 R=ρL/S 其中,S电阻截面积、L电阻的长度、ρ电阻率;反观MOS器件的结构,L为栅极厚度,S为栅极二维平面的横截面。 ρ电阻率与栅极电导率σ成倒数关系。 σ=nqμ,以F2KN65NC为例,栅极分为SiO2层和多晶Si层,而多晶激活是用POCL3,所以认为栅极是N型半导体,多子为电子,迁移率μ取电子迁移率μn,式中n为掺杂浓度,q为单位电荷。 综上,R=1/nq μn ×L/S 由于栅氧厚度的改变会使其它参数随之改变,器件尺寸固定,故L与S不变;而电子迁移率μn与单位电荷q为常数,故想要改变栅极电阻,目前只能改变掺杂浓度n。 CISS:此为功率MOS在截止状态下的源极与漏极之间的输入容量,即源栅电容CGS与栅漏电容CGD之和。 CISS=CGS+CGD 观察VDMOS结构发现,CGS分为栅极与N型区电容CGS1和栅极与P型区电容CGS2部分。CGD为栅极与漏极电容,从结构上看,即是栅极与JFET区的电容,而整个电容结构为并联。故 CISS=CGS1+CGS2+CGD CISS理论计算 电容为C=εS/d 其中,ε为极板间介质的介电常数,S为极板面积,d为极板间的距离。反观MOS器件结构,S为器件二维平面截面积,此为固定值,d为PN结空间电荷区长度W。 单边突变结PN结空间电荷区长度W,热平衡时受杂质浓度影响;当对PN结施加正向电压时,W变小;当施加负向电压时,W变大。 器件尺寸不变的情况下,我们只考虑单位面积电容即可,即S取1; C=ε/W CRSS理论分析 CRSS:即CGD,为栅极与漏极之间电容,从MOS结构上看,即为栅极与JFET区域电容。根据上面对CISS的分析,目前最有效改变电容的方式就是改变注入剂量,即半导体中的掺杂浓度,来改变电容。 COSS理论分析 COSS :为栅极与漏极电容CGD同源极与漏极电容CDS之和。而源漏间电容CDS大体上可以认为是P阱区域与JFET区域形成的PN结的电容。想要改变CDS,只要改变PN结电容即可。而PN结理论计算公式以及影响因素上面已经给出。 导通时间TON 定义: * CISS理论结构分析 PN结正偏时,V为正;负偏时,V为负。从式中可以看出,介电常数ε,内建电势ψbi等均为定值,电容C与杂质浓度成正比,可以通过改变掺杂浓度的方法来改变电容。 *

文档评论(0)

ldj215323 + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档