第2章ARM微处理器硬件结构.ppt

* 总线结构Ⅲ 3．总线的时序图 * 总线结构Ⅳ 4．直接内存访问（DMA） * 总线结构Ⅴ 5．系统总线配置 多总线系统 * ARM存储数据类型 ARM处理器支持以下六种数据类型： 8位有符号和无符号字节。 16位有符号和无符号半字，以2字节的边界对齐。 32位有符号和无符号字，以4字节的边界对齐。 * ARM存储格式 大端存储模式 小端存储模式（缺省） * 存储器接口Ⅰ 1.存储周期的基本类型： 空闲周期 非顺序周期 顺序周期 协处理器寄存器传送周期 * 存储器接口Ⅱ 2.ARM的总线接口信号分成4类(以ARM7TDMI为例说明): 时钟和时钟控制信号：MCLK、ECLK、nRESET、nWAIT。 地址类信号：A[31..0]、nRW、MAS[1..0]、nOPC、nTRANS、LOCK、TBIT。 存储器请求信号：nMREQ、SEQ。 数据时序信号：D[31..0]、DIN[31..0]、DOUT[31..0]、ABORT、BL[3..0]。 * 存储器接口Ⅲ 3. ARM的总线接口可以实现4种不同类型的总线周期。 * 高速缓冲存储器Ⅰ 1.分类： 统一Cache VS 独立的数据/程序Cache 写通cache VS 写回cache 读操作分配cache VS 写操作分配cache * 高速缓冲存储器Ⅱ 2.工作原理: * 高速缓冲存储器Ⅲ 3.地址映像和变换方式: 全相联地址映像和变换 组相联地址映像和变换 直接映像和变换 * 高速缓冲存储器Ⅳ 4.Cache的替换算法: 轮转法 随机替换算法 * 存储管理单元MMUⅠ 1.在ARM系统中，存储管理单元MMU主要完成工作： 虚拟存储空间到物理存储空间的映射。在ARM中采用了页式虚拟存储管理。 存储器访问权限的控制。 设置虚拟存储空间的缓冲的特性。 * 存储管理单元MMU Ⅱ(1) 2.存储访问过程 使能MMU时存储访问过程 ： * 存储管理单元MMU Ⅱ(2) 禁止MMU时存储访问过程： ①?先要确定芯片是否支持cache和write buffer。如果芯片规定当禁止MMU时禁止cache和write buffer，则存储访问将不考虑C和B控制位。如果芯片规定当禁止MMU时可以使能cache和write buffer，则数据访问时，C=0,B=0；指令读取时，如果使用分开的TLB，那么C=1，如果使用统一的TLB，那么C=0。 ②?存储访问不进行权限控制，MMU也不会产生存储访问中止信号。 ③??所有的物理地址和虚拟地址相等，即使用平板存储模式。 * 存储管理单元MMU Ⅲ(1) 3. MMU中的地址变换过程:通过两级页表实现。 a)一级页表中包含有以段为单位的地址变换条目以及指向二级页表的指针。一级页表是实现的地址映射粒度较大。以段为单位的地址变换过程只需要一级页表。 b)二级页表中包含有以大页和小页为单位的地址变换条目。有一种类型的二级页表还包含有以极小页为单位的地址变换条目。以页为单位的地址变换过程需要二级页表。 * 存储管理单元MMU Ⅲ(2) 一级页表的地址变换过程 : * 存储管理单元MMU Ⅳ(1) 4.一级描述符: 从页表中得到的相应地址变换条目称为一级描述符。它定义了与之相应的1M存储空间是如何映射的。一级描述符的位[1:0]定义了该一级描述符的类型，共有4种格式的一级描述符： * * 第2章 ARM微处理器硬件结构 本章主要内容： 计算机体系结构分类 ARM版本及系列 ARM处理器结构 存储系统机制 * 计算机体系结构Ⅰ 1.冯·诺依曼结构 * 计算机体系结构Ⅱ 2. 哈佛体系结构 * ARM简介 ARM（Advanced RISC Machines）系列微处理器，采用的ARM技术知识产权（IP）核都是由ARM公司提供的。 ARM公司本身不生产芯片，转让设计许可，由合作公司生产各具特色的芯片。 ARM32位体系结构目前被公认为是嵌入式应用领域领先的32位嵌入式RISC微处理器结构。从版本1到版本6，ARM体系的指令集功能不断扩大。 * ARM版本Ⅰ 1．V1版架构 该版架构只在原型机ARM1出现过，没有用于商业产品。其基本性能有: 基本的数据处