ch03-8086微处理器[外部结构].ppt

* * * 8086微处理器[外部结构] ---引脚特性,总线操作与时序 主讲：黄永平 辅导： * 一、IBM PC/XT机主板结构 二、 IBM PC/XT控制核心 三、8088/8086的操作 四、8086/8088的总线周期 五、8088/8086总线形成 六、总线周期的概念 七、最大组态下的8088时序 八、系统总线上的信号时序 九、IBM PC/XT的CPU系统 HYPer 目录 * 中央 处理器 8088 协处 理器 8087 总线 驱动器 总线 控制器 8288 RAM 存储 器 ROM 存储 器 8 级 中断 电路 4 通道 DMA 8 通道 定时/ 计数器 喇叭 电路 键盘 接口 8 个 扩 展 插 座 CB AB DB 时钟 信号 发生器 8284 一、IBM PC/XT机主板结构 HYPer * 二、IBM PC/XT的控制核心 中央 处理器 8088 协处 理器 8087 地址 锁存器 总线 控制器 8288 时钟 信号 发生器 8284 数据 收发器 CB AB DB HYPer * 三、8088/8086的操作 一个微型机在运行过程中，需要CPU进行许多操作。8088/8086CPU的主要操作有： 1. 系统的复位和启动操作； 2. 暂停操作； 3. 总线操作； 4. 中断操作； 5. 最小组态下的总线保持； 6. 最大组态下的总线请求/允许。 HYPer * 四、8086/8088的总线周期 IBM PC/XT 共有七种总线周期： 1. 存储器读总线周期 2. 存储器写总线周期 3. I / O读总线周期 4. I / O写总线周期 5. 中断响应周期 6. 存储器读和 I/O 写总线周期 7. 存储器写和 I/O 读总线周期 8088/ 8086启动的总线周期 DMA(直接存储器存取） 启动的总线周期 HYPer * 当8088CPU与存储器和外设构成一个计算机系统时，根据所连接的存储器 和外设的规模，8088可以有两种不同的组态。 1. 最小模式 当所连的存储器容量不大，I/O端口不多时。 系统的地址总线——CPU的AD0~AD7, A8~A15, A15~A19 通过地址锁存器8282(3片) 构成。 系统的数据总线——直接由AD0~AD7提供，或通过数据收发器8286(1片)供给。 系统的控制总线——直接由CPU的控制线供给。 2. 最大模式 当要构成的系统较大，要求较强的驱动能力时。 系统的地址总线——CPU的AD0~AD7, A8~A15, A15~A19 通过地址锁存器8282 (3片) 构成。 系统的数据总线——通过数据收发器8286供给。 系统的控制总线——通过总线控制器8288供给(***)。 最大模式配置和最小模式配置有一个主要的差别： 最大模式下多了8288总线控制器。 两种组态通过8088引脚信号MN/MX决定。 HYPer 五、8088/8086总线形成 * 在8086的最小模式中，硬件连接上有如下几个特点： （1）MN/MX引脚接+5V，决定了8086工作在最小模式。 （2）有一片8234A，作为时钟发生器。 （3）有三片8282或74LS373，用来作为地址锁存器。 （4）当系统中所连接的存储器和外设比较多时，需要增加系统数据总线的驱动能力，这时，可选用两片8286或74LS245作为总线收发器。 * 8086CPU的引脚信号 8086CPU采用双列直插式的封装形式，具有40条引脚，见图2-5。它采用分时复用的地址/数据总线，所以有一部分引脚具有双重功能，即在不同时钟周期内，引脚的作用不同。 * 8086最小模式 RESET TEST HOLD HLDA NMI INTR INTA M / IO WR RD READY CLK READY MN / MX +5V 系统总线 控制总线 地址总线A19～ A0 数据总线D15～D0 ALE BHE A19 — A16 AD15 — AD 0