第4章+存储器、存储管理和高速缓存技术.pptVIP

4.2.4 存储器的扩充 扩充存储器的字节容量：当使用的存储器芯片位数符合要求，但单元数目较少时，需要进行这种扩充。例如，使用6264(8K*8)扩充24KB存储系统，就需要进行字扩充。 选择以下芯片，将其扩充为24KB D0～7 CE A0～12 R/W D0～7 CE A0～12 R/W D0～7 CE A0～12 R/W D0～7 R/W A0～12 4.2.4 存储器的扩充 扩充存储器的字节容量的方法： 将各存储芯片片内地址线、数据线、读/写控制线并联，接到相应的总线上； 将地址线的高位送地址译码器产生片选信号，接各存储芯片的CS端，以选择芯片。 练习：利用以下芯片扩充到16KB D0～7 CE A0～11 R/W D0～7 CE A0～11 R/W D0～7 CE A0～11 R/W D0～7 CE A0～11 R/W D0～7 R/W A0～12 D0～7 CE A0～11 R/W 字位同时扩充的连接：上述两种方式的结合 2114 A0 ~A9 D0~D3 CS 2114 A0 ~A9 D0~D3 CS 2114 A0 ~A9 D0~D3 CS 2114 A0 ~A9 D0~D3 CS 1 数 D0 据 总 线 D7 A0~A9 A10 小型存储器设计的一般步骤： （1）根据系统实际装机存储容量，确定存储器在整个存储空间中位置。 （2）选择合适的存储芯片。 ①根据系统性能指标要求选择芯片类型（RAM或ROM）与型号。 ②确定芯片数量：若存储容量为M×N位，所用芯片容量为L×K位，则系统字、位同时扩展需（M/L）×（N/K）个芯片。 （3）画地址位图。即按系统所提供地址总线对所设计存储空间进行地址编码，分出低位地址线选择片内各单元，高位地址线确定片选择译码逻辑。 （4）画出所设计存储器原理图，需要时指明每片地址范围。图中包括地址线连接及译码电路、数据线连接、读/写控制线连接及其控制逻辑电路等。 例：用全译码法设计一个12KB的主存储器系统。其低8KB为EPROM芯片，选用2片4K×8的2732A芯片。高4KB为SRAM芯片，选用两片2K×8位的6116芯片。主存储器系统的地址范围为0000H~2FFFH。系统提供16为地址线、8根数据线。 ①系统需要2片2732，2片6116。2732有12条地址线，6116有11条地址线，因此除了使用74LS138外，还需要一些辅助电路来形成片选信号。 根据题意，各存储器芯片的地址范围如下： 2732（1）：0000H～0FFFH 2732（2）：1000H～1FFFH 6116（1）：2000H～27FFH 6116（2）：2800H～2FFFH ②画地址位图，以获得译码关系和每片地址范围。 ③画连接图 __ CE D0~D7 2732A A0~A11 __ OE D0~D7 2732A __ CE A0~A11 __ OE D0~D7 CPU A0~A11 A12 A13 A14 A15 _____ MREQ ___ RD ___ WR D0~D7 6116 __ CE A0~A10 __ OE _ _ WE D0~D7 6116 __ CE A0~A10 __ OE _ _ WE VCC A11 ___ G2B ___ G2A C B A __ Y2 __ Y1 __ Y0 G1 1 ≥1 ≥1 在逻辑上验证所设计的连接线是正确的： 首先应保证，当执行读/写指定地址范围内的内存单元的操作时，确实能选中该芯片和该单元。 其次，应保证当没有执行读/写指定地址范围内的内存单元的操作时，特别是此时访问的地址在系统中确实对应了某个物理器件，确实不会选中该芯片和该单元。 完成该图中地址线、数据线和控制线的连接，要求EPROM的地址从1000H开始，RAM的存储空间与EPROM的存储空间连续，EPROM为低地址，RAM为高地址。 扩充后RAM 的地址范围 是多少？ EPROM的 地址范围是 多少？扩展 的存储空间 共有多少个 字节？ C B A 4.3 存储器的体系结构 4.3.1 层次化的存储器体系结构 1 层次化总体结构 层次化:把各种速度不同、容量不同、存储技术也可能不同的存储设备分为几层，通过硬件和管理软件组成一个存储空间。 层次化的优点：解决了容量、速度与价格之间的矛盾。 存储器的层次化总体结构 价格 高 低 容量 小 大 速度 快 慢 2 内存的分区结构 内存分为： 1.基本内存区(conventional memory):基本内存区主要供DOS操作系统使用 2.高端内存区(upper memory):高端内存区留给系统ROM和外部设备的适配卡缓冲区使用 3.扩充内存区:扩充内存区早先是