数字电子技术 教学课件 ppt 作者 王仁道 主编 李峰泉 王英楠 副主编 杨永生 主审第5章.pptVIP

5.4 同步时序电路的设计 设计步骤：状态图→真值表→化简得出次态表达式、 激励函数和输出表达式→按指定的触发器 画出电路图。 数字电子技术 第5章 时序逻辑电路 5.4.1 莫尔型同步时序电路设计举例 【例5-8】 用JK触发器设计一个十进制增量计数器。 解：第一步：确定需要的JK触发器个数 由 ≥N， N=10，可得 =4，需4个JK触发器 数字电子技术 第5章 时序逻辑电路 第二步：确定状态图 数字电子技术 第5章 时序逻辑电路 × × × × × 1 1 1 1 × × × × × 0 1 1 1 × × × × × 1 0 1 1 × × × × × 0 0 1 1 × × × × × 1 1 0 1 × × × × × 0 1 0 1 1 0 0 0 0 1 0 0 1 0 1 0 0 1 0 0 0 1 0 0 0 0 1 1 1 1 0 0 1 1 1 0 0 1 1 0 0 0 1 1 0 1 0 1 0 0 1 0 1 0 0 0 1 0 0 0 0 1 0 1 1 0 0 0 1 1 0 0 0 1 0 0 0 0 1 0 0 1 0 0 0 0 1 0 0 0 0 0 0 0 第三步： 列真值表 Z 数字电子技术 第5章 时序逻辑电路 第四步：求各次态方程 分别按 和 项分区域来化简。 × × 1 × × × × 1 00 10 11 01 00 10 11 01 化简 （同理可化简 、 、 ） 数字电子技术 第5章 时序逻辑电路 、 分区域化简得 = + = + + = + = + = 数字电子技术 第5章 时序逻辑电路 可得各激励函数分别为 1 1 数字电子技术 第5章 时序逻辑电路 × × 1 × × × × 10 11 01 00 10 11 01 00 第五步：输出函数 的化简 = 数字电子技术 第5章 时序逻辑电路 第六步：画逻辑电路图 数字电子技术 第5章 时序逻辑电路 第七步：检查自启动能力 ①求1010～1111这6个状态的次态。 0 0 0 0 1 1 1 1 1 1 1 1 0 1 1 1 0 0 1 0 1 0 1 1 1 0 1 1 0 0 1 1 0 0 1 0 1 1 0 1 1 1 0 1 0 1 0 1 数字电子技术 第5章 时序逻辑电路 ②画全部状态迁移图，具有自启动能力。 1 2 3 4 Q Q Q Q 1110 1111 0000 1001 0001 0010 1000 0111 0011 0100 0110 0101 1101 1100 1011 1010 数字电子技术 第5章 时序逻辑电路 【例5-9】 已知某计数器的工作时序图如图所示，用JK触发 器设计该电路。 CP 1 2 3 4 5 6 7 1 Q 2 Q 3 Q Z 0 0 1 0 1 1 0 0 0 1 1 1 0 0 0 0 0 1 1 1 0 0 0 0 0 0 1 0 数字电子技术 第5章 时序逻辑电路 解：状态迁移图 数字电子技术 第5章 时序逻辑电路 状态表 0 1 1 0 1 1 1 0 1 1 1 0 1 1 × × × × 1 0 1 0 0 1 1 0 0 1 0 1 0 0 1 1 0 × × × × 0 1 0 1 0 0 0 1 0 0 0 0 0 1 0 0 0 Z 数字电子技术 第5章 时序逻辑电路 用卡诺图进行 分区化简。 、 1 × × 1 1 0 1 10 11 01 00 n Q 3 n Q 1 n Q 2 化简 × × 1 0 1 10 11 01 00 n Q 3 n Q 1 n Q 2 化简 1 1 × 0 1 10 11 01 00 n Q 3 n Q 1 n Q 2 化简 1 1 1 × × 1 0 1 10 11 01 00 n Q 3 n Q 1 n Q 2 Z 化简 × 数字电子技术 第5章 时序逻辑电路 【例5-1】 已知上升沿触发的D触发 器的CP、D、 波形如图 、 的波形（设 的起始状态为0）。 所示，试画出输出端 解：特征方程 CP D R D Q Q Q Q CP D D S D R 1 2 3 数字电子技术 第5章 时序逻辑电路 【例5-2】 下降沿触发JK触发器电路中，CP及A、B、C端的 波形已知，要求： ①写出次态方程的表达式； 的波形图。 的起始态为0，画出 ②设 Q Q J K =1 A B C CP 1 2 3 4 5 6 CP A （ K ） B C Q 数字电子技术 第5章 时序