原创力文档- 1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
- 2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
- 4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
- 5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传，每下载1次， 网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
3.5 运算器及其数据通路 一、一位全加器 1. 概念：两个数的任一位相加，除了本位xi和yi外，还 有从低位传递而来的进位Ci-1,这种相加网络称为全加器。 2. 逻辑符号： xi,yi: 两个相加数的第i位 Ci-1: 低位的进位信号 Si: 第i位的和 Ci: 第i位产生的进位信号 3. 真值表 一位全加器真值表 根据以上真值表可写出Si和Ci的表达式： 4. 逻辑图 二、并行加法器及其进位链 思想：用n个全加器单元，实现两个操作数的各位并行相加。 分类： 并行加法器 1. 串行进位的并行加法器 2. 并行进位的并行加法器(公式推导) 进位链：即进位信号的产生与传递的逻辑结构 考虑进位信号的逻辑表达式： Ci=xiyi+(xi⊕yi)Ci-1 写成通式：Ci=Gi+PiCi-1 其中，Gi——进位产生函数；Pi——进位传递函数 当xi与yi都为1时，Ci=1，即有进位信号产生，所以将xiyi 称为进位产生函数或本地进位，并以Gi表示。 当xi⊕yi=1、Ci-1=1时，则Ci=1。这种情况可看作是当 xi⊕yi=1时，第i-1位的进位信号Ci-1可以通过本位向高位传送， 因此把xi⊕yi称为进位传递函数或进位传递条件，并以Pi表示。 2. 并行进位的并行加法器(公式推导) 通式：Ci=Gi+PiCi-1 于是 C1=G1+P1C0 C2=G2+P2C1=G2+P2G1+P2P1C0 C3=G3+P3C2=G3+P3G2+P3P2G1+P3P2P1C0 ┇ Ci=Gi+PiCi-1=Gi+PiGi-1+…+PiPi-1…P2G1+PiPi-1…P2P1C0 ┇ Cn=Gn+PnCn-1=Gn+PnGn-1+PnPn-1Gn-2+…+Pn…PiPi-1…P2P1C0 小结：Ci(i=0,1,…，n)只与Gi,Pi,Cn+1 有关，而Gi,Pi 都可同时提供。所以，改进后的式子Ci能同时产生。 特点： ·各位进位的生成只与运算数xi,yi以及最低位进位C0有关 ·各位进位的生成是同时的 ·用逻辑电路实现时应作相应的变化 (1)组内并行、组间串行的进位链（公式推导） 这种进位链每小组4位，组内部采用并行进位结 构，组间采用串行进位传递结构。进位表达式为： C1=G1+P1C0 C2=G2+P2G1+P2P1C0 C3=G3+P3G2+P3P2G1+P3P2P1C0 C4=G4+P4G3+P4P3G2+P4P3P2G1+P3P2P1C0 （2）组内并行，组间并行的进位链（公式推导） 按前述分析法，引入组进位辅助函数G1*,P1*,则 (2) 逻辑图含义 进位产生次序: ① 产生第一小组的C1、C2、C3及所有Gi*、Pi*; ② 产生组间的进位信号C4、C8、C12、C16; ③ 产生第2、3、4小组的C5、C6、C7;C9、C10、C11; C13、C14、C15。至此进位信号全部形成和数也随之产生。 产生所有进位的延迟时间为6Td。 要求掌握32位、64位多重进位方式的进位链的原理。 三、用集成电路构成ALU—SN74181芯片 SN74181:一种具有并行进位的多功能ALU芯片，每片4位 构成一组，组内并行进位。有16种算术运算和逻辑
文档评论（0）