课件：例试设计一个逻辑电路.ppt

(1) 类属参数说明 (必须放在端口说明之前，用于指定参数) GENERIC(m:TIME:=1ns) 该语句指定了构造体内m的值为1ns，这样语句q=tmp AFTER m；表示tmp经1ns才送到q。即：GENERIC利用类属参数为q建立一个延迟值。 (2) 端口说明 PORT(端口名{,端口名}:方向 数据类型名 端口名{,端口名}:方向 数据类型名); a) 端口名:赋予每个外部引脚的名称，通常用一个或几个英文字母，或用英文字母加数字来命名之。 THANK YOU SUCCESS * * 可编辑 b) 端口方向: 方向定义 含义 IN 输入 OUT 输出(内部不可使用) INOUT 双向 BUFFER 输出(内部可再使用) LINKAGE 不指定方向,无论哪 一方向都可连接 d clk OUT q d clk q BUFFER c) 数据类型： POPT(d0,d1,sel:IN BIT; q:OUT BIT; bus:OUT BIT-VECTOR(T DOWNTO 0) *说明符号不同特别要注意 d0,d1,sel,q都是BIT类型“0”或“1”， bus是BIT-VECTOR类型，由B7-B0 8位构成 在VHDL中有10种标准数据类型，而在逻辑电路中常用到两种：BIT或BIT-VECTOR(一组二进制数的值)。 例： LIBRARY IEEE; USE IEEE.STD-LOGIC-1164.ALL; ENTITY mu IS POPT(d0,d1,sel:IN STD-LOGIC; q:OUT STD-LOGIC; bus:OUT STD-LOGIC-VECTOR(T DOWNTO 0); END mu; STD-LOGIC代替BIT，类型不一样。有9种。BIT在VHDL标准库中存在，不用说明，STD-LOGIC在IEEE库的1164集合中定义，必须加库说明和包说明语句(在实体说明前)。 ARCHITECTURE 构造体名 OF 实体名 IS [定义语句]内部信号,常数,数据类型,函数等的定义; BEGIN [并行处理语句]; END 构造体名; (1) 构造体名称的命名 可以由设计者自由命名,但大多数以行为(behaviur)、数据流(dateflow)、寄存器传输(rtl)或者结构(structural)、方程(funct)来命名，使得阅读者能直接进入设计者所采用的描述方式。 例：ARCHITECTURE STRUC/connect OF MUX IS 表明connet是从属于MUX的结构体。 2. 构造体 (2) 定义语句 位于ARCHITECTURE和BEGIN之间，用于对构造体内部所使用的数据对象进行定义。 VHDL中由四类对象： SIGNAL(信号)、VARIABLB(变量)、CONSTANT(常量)、FILE(文件)。 对象的说明格式为： 对象类别 标示符表; 子类型标示[:=初值] 数据类型 可缺省 SIGNAL clock:BIT; VARIABLE i:INTEGER:=13 CONSTANT delay:TIME:=5ns 例： 信号类型的对象相当于元件之间的连线，端口说明中的对象均为