emi和esd基知及其pcb layout时如何防止.docVIP

EMI和ESD基础知识及PCB LAYOUT時如何防止 EMC內容 EMC是Electromagnetic Compatibility的縮寫,即電磁兼容性, 是指设备或系统在其电磁环境中符合要求运行并不对其环境中的任何设备产生无法忍受的电磁干扰的能力。EMC包括两个方面的要求：一方面是指设备在正常运行过程中对所在环境产生的电磁干扰不能超过一定的限值；另一方面是设备对所在环境中存在的电磁干扰具有一定程度的抗扰度，即电磁敏感性。 国际电工委员会标准IEC对电磁兼容的定义是：系统或设备在所处的电磁环境中能正常工作，同时不对其他系统和设备造成干扰。 EMC 包括EMI(interference)和EMS(susceptibility),也就是电磁干扰和电磁抗干扰。EMI，电磁干扰度，描述一产品对其他产品的电磁辐射干扰程度，是否会影响其周围环境或同一电气环境内的其它电子或电气产品的正常工作；EMS，电磁抗干扰度，描述一电子或电气产品是否会受其周围环境或同一电气环境内其它电子或电气产品的干扰而影响其自身的正常工作。 　EMI又包括传导干扰CE（conduction emission）和辐射干扰RE(radiation emission)以及谐波harmonic。 EMS又包括静电抗干扰ESD，射频抗扰度EFT，电快速瞬变脉冲群抗扰度，浪涌抗扰度，电压暂降抗扰度Dip，等等相关项目。 ESD是ElectroStatic Discharge,即”静电放电”的意思,电子产品使用+/-8KV空气放电,非金属部分,使用+/-4KV接触放电,金属部分的标准. 电磁干扰源 3.EMC标准编号 4.电磁兼容标准的内容 5.PCB板层分配 在PCB LAYOUT压制辐射比在机壳的金属和塑胶方面的改良方面下功夫更有效. 不同板层电源,地,信号线排布可参考下表. 6.EMC LAYOUT注意的地方. a.IC電源線的處理,所有的DSP,都有幾組電源,+3.3V,+1.8V,在+3.V或+1.8V網絡上有許多0.1uF電容,不能能幾個電容放到一起就可以了,事實上每個電容都對應著主IC的一個電源腳.下圖是凌陽 SPCA536 DSP 電源腳的0.1uF電容, LAYOUT時盡量要求每個電容盡量靠近所對應的電源腳, b.时钟线的处理 a)时钟线的频率很高,从MCU到功能IC都有CLOCK线,到内存,到SENSOR IC等IC都有CLOCK,此网络走线对辐射影响大. b)频率大于等于66M的时钟线，每条过孔数不要超过2个, 频率小于66M的时钟线，每条过孔数不要超过3个,走线尽可能短. c)时钟线不要和I/O线平行走,如果做不到,间距要大于50MIL. c. USB信号线的处理 要求D+和D-两条信号要求等长等宽,尽量平行走线,尽量不穿孔,一条线最多一个过孔.线宽30MIL以上. d.布线原则 a) 数字地与模拟地分开,尽量加宽电源线、地线宽度,它们的关系一般是:地线 电源线 信号线,通常信号线宽为:0. 2～0. 3mm,最细宽度可达0. 08～0.1mm,电源线为1. 2～2. b) 布线转弯时斜45度时走线不能太窄。 e.滤波方法 在电源线和信号线上都可以采取滤波来减小EMI ,方法有三种:去耦电容、EMI 滤波器、磁性元件 在电源输入端接低频滤波电容10-100UF,在IC的每个电源脚放0.1UF作高频滤波.加LC等各种滤波器,扼流图.磁性元件如铁氧体磁珠. f.连接器的外理 如两个板的连接间有大数的数据传输,如主翻盖手机的主机和显示屏,是多层FPC连接,信号线被地线包裹,如果是FPC,尽量将地线画粗,如果用FFC,要用两条以上相邻的线来连接两块板. g.6层板或更多层板走线 从顶层或底的元件脚引出线后尽量在内层走线,顶底层的空区域尽量大面积接. h.晶体处理 晶体尽量靠近DSP,引线尽可能粗,不要穿孔,有空间,晶体外壳需要接地.晶体的多次谐波会对周围会对设备造成干扰. 7. ESD防止措施 1.尽可能使用多层PCB，相对于双面PCB而言，地平面和电源平面，以及排列紧密的信号线-地线间距能够减小共模阻抗和感性耦合，使之达到双面PCB的1/10到1/100。尽量地将每一个信号层都紧靠一个电源层或地线层。对于顶层和底层表面都有元器件、具有很短连接线以及许多填充地的高密度PCB，可以考虑使用内层线。 2.对于双面PCB来说，要采用紧密交织的电源和地栅格。电源线紧靠地线，在垂直和水平线或填充区之间，要尽可能多地连接。 3.确保每一个电路尽可能紧凑。 4.可能将所有连接器都放在一边。 5.在能被ESD直接击中的区域，每一