- 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
- 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
* * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * 差动放大器 一、差动放大电路 V1 V2 uo ui1 ui2 RE RC RC C1 C2 E +UCC -UCC 2、静态时(ui1 = ui1 =0)的特点: (1)VC1 =VC2; (2) uo = 0; 1、电路特点: (1) 理想对称电路; (2)共用射极电阻RE ; (3)两输入端、两输出端; * * 1 2 AD1 uo1 ui1 - ui2 uo1 2ui1 uo1 - uo2 ui1 - ui2 2uo1 2ui1 差模输入与共模输入 一 、差模输入 二 、共模输入 (1)、差模信号:一对大小相等, 极性相反的信号。 (2)、双端输出时的电压放大倍数 AD= = = AD1 (3)单端输出时的电压放大倍数 AD= = = (1)、共模信号:一对大小相等, 极性相同的信号; (2)、双端输出时AC=0; (3)、单端输出时 AC = AC1 ; +UCC V1 V2 uo ui1 ui2 RE RC RC C1 C2 E -UCC ui uo1 uo2 * * 差动输入 V1 V2 uo ui1 ui2 RE RC RC C1 C2 E +UCC -UCC uo1 uo2 1、差动输入:任意的两个信号ui1 、 ui2 分别加在两个输入端; 2、信号分解 uiC = ( ui1 + ui2 ) / 2 uiD = ( ui1 - ui2 ) / 2 ui1 = uiC + uiD ui2 = uiC - uiD 3、双端输出电压uo 共模信号作用时:uoC = 0 差模信号作用时: uoD = uo1D - uo1D = (AD uiD + AD uiD) = 2 AD uiD = AD(ui1 - ui2) 4、差动放大器的放大特点: 放大差模成分,抑制共模成分 共模抑制比:KCMR= | AD / AC | * * * * * * * * * * * * 嵌位二极管 U A U F 3V 0.3 0V 3.3 A F 1 0 0 1 R1 D R2 A F +12V +3V 晶体管非门 F = A * * 与非门 二极管与门 D1 D2 A B +12V R1 D R2 F +12V +3V 晶体管非门 F = A B * * +5V § 2.2 TTL集成门电路 一、 TTL与非门的基本原理 F R2 R1 V2 V1 c1 A B C D b1 C B A F = D C * * F R2 R1 V2 V1 c1 A B C D b1 1、任一输入为低电平(0V) 0.7V 钳制在0.7V 二个PN结 导通需1.4V V2截止 +5V = 5V ? 任一输入为低电平时 , 输出为高电平. * * 2、输入全为高电平(高于3V) 1 全导通 电位钳制 在3.7V 全反偏 F R2 R1 V2 V1 c1 A B C D b1 ? 0.3V V2饱和 +5V ? 输入全为高电平时 , 输出为低电平. 74LS系列与非门 二、组合逻辑电路 * * * * 组合逻辑电路分析 1、由给定的逻辑图写出逻辑关系表达式。 分析步骤: 2、用逻辑代数或卡诺图化简逻辑表达式。 3、列出输入输出状态表并得出结论。 任务: 已知电路 结构,确定输入、输出 之间的逻辑关系。数字电路基础及逻辑代数。 * * 例:分析下图的逻辑功能。 A B F B A · A B A · · B B A · · B B A A B A F · · · · · = B B A A B A · + + · + = ) ( ) ( B A B A · + · = B B A A B A · · + · · = 反演 * * 真值表 相同为“0” 相异为“1” 异或门 =1 B A F ? = A B F 0 0 0 0 1 1 1 0 1 1 1 0 B A B A · + · = F * * 例:分析图示电路的逻辑功能。 B A B A F · · · = B A B A · + · = B A B A · + · = AB A B B A · B A B A · · · A B A B F 1 1 * * 相同为“1” 相异为“0” 同或门 =1 A B F 0 0 1 0 1 0 1 0 0 1 1 1 真值表 B A F ? = B = A B A B A · + · = F * * 组合逻辑电路设计 1、
您可能关注的文档
最近下载
- 腰部运动损伤的康复及预防.pptx VIP
- 资质认定质量手册 北京XXX消防安全技术有限公司管理体系文件.docx VIP
- ISO-13919-1-2019-焊接-电子束焊和激光焊接头-缺欠质量分级及指南-钢-镍-钛及其合金(中文版).pdf VIP
- 燃气有限责任公司燃气运营管理制度.docx
- PRP腕关节治疗护理.pptx
- 自考:00015英语(二) 讲义 第二章.docx VIP
- 数据结构习题 线性表.doc VIP
- 严重精神障碍患者危险性评估评定标准及管制级别.docx VIP
- 部编版五年级语文上册第七单元试卷含答案.doc VIP
- 细胞生物学--细胞外基质及其与细胞的相互作用.ppt VIP
文档评论(0)