第四章触发器和定时器.pptVIP

4-1 导论 4-2 基本RS触发器 功能表 应用 4-3 同步RS触发器 1、逻辑关系 同步RS与基本RS触发器比较 2、触发器功能的几种表示方法 波形分析1 波形分析2 （2）特征方程 RS触发器存在的问题——空翻 边沿触发器—维持阻塞D 2、D=0时： D触发器的直接(异步)置0 、置1功能 D触发器的直接(异步)置0 、置1功能 集成D触发器 D触发器应用 比较：同步D触发器（锁存器） 电位触发D触发器 时序图 两种基本触发器的应用比较 两种基本触发器的应用比较 电位型只能当作寄存器 正边沿D触发器可以用作移位寄存器 正边沿D触发器可以用作计数器 4-5 主从式边沿JK触发器 同步RS触发器的缺点： 使用时有约束条件 RS=0。 2．逻辑功能 (1）功能表： 3.逻辑符号 例2 已知主从JK触发器J、K的波形如图所示，画出输出Q的波形图（设初始状态为0）。 2.集成 负边沿J—K触发器 3.T触发器 T触发器应用 在画主从触发器的波形图时，应注意以下两点： （1）触发器的触发翻转发生在时钟脉冲的触发沿（这里是下降沿） （2）判断触发器次态的依据是时钟脉冲下降沿前一瞬间输入端的状态。 Q Q J K CP RD SD 74LS73/双下降沿J—K触发器 74LS109/双上升沿J—K触发器 1 2 3 4 5 6 7 8 CP1 RD1 K1 +VCC CP2 RD2 J2 J2 Q1 Q1 地 K2 Q2 Q2 74??73 14 13 12 11 10 9 8 1 2 3 4 5 6 7 Q Q J K CP RD SD J K T Qn 1 Qn 0 Qn+1 T Q Q T CP RD SD 保持—翻转触发器 Qn+1=T?Qn 0 1 T=0 T=0 T=1 T=1 CP T0 Q0 T1 Q1 “1” “1” CP Q0n+1 Q1n+1 分频器 4-6 555定时器 555定时器是一种用途广泛的模拟数字混合集成电路。它可以构成单稳态触发器、多谐振荡器、压控振荡器等多种应用电路。 双稳 单稳 多谐 触发信号 输出 4.6.1 555定时器的工作原理 4.6.2 555定时器构成单稳态 4.6.3 555定时器构成多谐振荡器 4.6.4 555定时器构成施密特触发器 4.6.5 555定时器构成压控振荡器(VCO) 4.6.1 555定时器的工作原理 1. GND地 3. OUT 输出端 5. CV 电压控制端 6. TH 高电平触发端 7. DIS 放电端 8. VCC 电源端 2. TL 低电平触发端 4. Rd 清零端 1.当TH＞2VCC/3，TL＞ 1VCC/3时， 比较器A1=H，比较器A2=L，触发器置0，3脚和7脚输出低电平。 2.当TH＜2VCC/3，TL＞ VCC/3时， 比较器A1=Ｌ，比较器A2=L，触发器状态不变，3脚和7脚输出低电平。放电管饱和。 * 触发器的功能 触发器是数字时序逻辑电路的基本单元电路。它是由门电路构成的，且具有记忆功能，能够存储1位二值信号。 触发器的特点 具有两个能自行保持的稳定状态——0状态和1状态。用来表示二进制的0和1。 触发器的现态和次态 触发器接收输入信号之前的状态叫做现态，用Qn表示。触发器接收输入信号之后的状态叫做次态，用Qn+1表示。 若： Qn=0 则： Qn+1=0 Qn=1 Qn+1=1 稳定状态 若： Qn=0 Qn=1 则： Qn+1=1 “1”状态 若： Qn=0 Qn=1 则： Qn+1=0 “0”状态 则： Qn+1=1 Qn+1=1 SD=1 RD=1 SD=0 RD=1 SD=1 RD=0 SD=0 RD=0 RD SD 触发器既不是1态，也不是0态，在正常工作时，输入信号不允许输入SD=RD=0的信号。 1 1 0 0 1 1 0 0 1 1 0 Q Q 逻辑符号 Q Q S