计算机组成原理 课程设计.docVIP

计算机组成原理课程设计报告 姓 名： 班 级： 学 号： 指导老师： 二〇一一年 12月21 日 目 录 TOC \o 1-3 \h \z \u 目 录 2 第一章 课设任务概述 3 1.1课设目的 3 1.2课设任务 3 第二章 课设内容 4 2.1指令的执行流程 4 2.21题一 4 2.22题二 4 2.23题三 5 2.2存储器 5 2.21题四 5 2.3运算器 6 2.31题五 6 2.4硬件系统组成 8 2.41题六 8 第三章 个人总结 11 第四章 参考文献 12 第一章 课设任务概述 1.1课设目的 通过课程设计，掌握计算机硬件的基本工作原理，并能利用所学知识，完成课设内容。理解计算机基本构造以及微观操作。对指令在计算机内部的执行过程进行深入了解，掌握存储器中的地址变换等。 1.2课设任务 1.21参考给出的或者课本上的计算机的硬件（应有中断功能）组成，写出完成下面给定的指令格式的指令的执行流程； （1）累加器内容完成“异或”运算 “异或” 指令的指令格式 操作码 DR SR （2）把一个内存单元中的内容读到所选择的一个累加器中。 操作码 DR SR (3)以下五条机器指令为选做题目，给出指令执行流程（选做要求：(组号 mod 5)+1=红色题目编号）：IN（输入）、ADD（二进制加法）、STA（存数）、OUT（输出）、JMP（无条件转移），其指令格式如下： 助记符 机器指令码 说明 JMP addr 0100 0000 ×××× addr?PC 1.22 某机器中，已知配有一个地址空间为(0000—1FFF)16的ROM区域，现在用几个SRAM芯片（8K×8位）形成一个16K×16位的RAM区域，起始地址为2000H。假设SRAM芯片有CS和WE控制端，CPU地址总线A15——A0 ，数据总线为D15——D0 ，控制信号为R / W（读 / 写），MREQ（当存储器读或写时，该信号指示地址总线上的地址是有效的）。要求： 满足已知条件的存储器，画出地址码方案。 （2） 画出ROM与RAM同CPU连接图。 1.23 设计计算机运算器（包括逻辑框图与指令系统，以及各指令的微程序流程图） 1.24了解计算机的硬件系统。就计算机的某些硬件组成部分，说明对其认识。 1.25简单的类MIPS多周期流水线处理器的实现实验。（807机房） 第二章 课设内容 2.1指令的执行流程 参考给出的或者课本上的计算机的硬件（应有中断功能）组成，写出完成下面给定的指令格式的指令的执行流程 2.21题一 累加器内容完成“异或”运算 “异或” 指令的指令格式 操作码 DR SR DR:目标寄存器 SR：源寄存器 这条指令实现将目标寄存器DR的内容与原寄存器SR的内容相加并将结果存入目标寄存器DR的功能。 1、取指周期： T1：AR—PC ；将PC的内容传给AR T2：DR—M ；由AR规定的存储单元的内容（当前指令）传送到DR PC—PC+I ；PC内容加I形成下条指令地址，I为指令长度 T3: IR—DR ；DR的内容传送到IR 2、执行周期： T1：Y—SR ；将SR中的数据传送到暂存器Y中 T2：Z—AC+Y ；AC（累加器）中数据与Y 中数据加载至ALU做加法，结果暂存于Z中 T3: AC—Z ；将暂存器Z的内容传送到AC中 2.22题二 把一个内存单元中的内容读到所选择的一个累加器中。 操作码 DR SR 1、取值周期： T1：AR—PC ；将PC的内容传给AR T2：DR—M ；由AR规定的存储单元的内容（当前指令）传送到DR PC—PC+I ；PC内容加I形成下条指令地址，I为指令长度 T3: IR—DR ；DR的内容传送到IR 2、执行周期： T1：M—AR ；将AR的内容通过地址总线传给M DR—M ；将M内存单元的内容通过数据总线传给DR（缓冲寄存器） AC—DR ；将DR中的数据传送到AC（累加器）中 2.23题三 以下五条机器指令为选做题目，给出指令执行流程（选做要求：(组号 mod 5)+1=红色题目编号）：IN（输入）、ADD（二进制加法）、STA（存数）