基于Cadence的模拟集成电路设计.docVIP

综合实验——基于Cadence的模拟集成电路设计实践 PAGE 2 基于Cadence的模拟集成电路设计实践 电子科学与技术实验室 PAGE II PAGE I 目录 TOC \o 1-3 \h \z \u 1、Cadence概述 1 2、运行Cadence 3 2.1 启动Cadence之前的配置 3 2.2 启动Cadence 3 2.3建立个人工作库 4 3、电路图的输入——Composer 7 3.1新建原理图 7 3.2添加器件 8 3.3连线 10 3.4设置元件参数 11 3.5放置端口 12 3.6检查并存储 13 4、创建Symbol——Composer 14 4.1打开inverter原理图 14 4.2创建Symbol 14 4.3编辑Symbol并保存 15 5、电路仿真——ADE 16 5.1创建缓冲器原理图和Symbol 16 5.2创建仿真电路 18 5.3打开仿真环境 19 5.4仿真设置 20 5.5选择输出，并保存当前仿真设置 21 5.6进行仿真并查看波形 21 5.7仿真结果分析 22 6、MOS晶体管的I-V特性 24 6.1创建cellview并画出电路图 24 6.2 MOS管的输入特性曲线 25 6.2 MOS管的输出特性曲线 27 7、MOS晶体管栅源电容测试 29 7.1 MOS晶体管栅源电容测试 29 7.2体效应 32 7.3 MOS晶体管电容测试 34 8、MOS晶体管共源级放大器 38 8.1启动cadence 38 8.2电路图输入 38 8.3设置元件参数 38 8.4电路仿真分析 39 8.4.1直流仿真 39 8.4.2交流分析 43 8.4.3瞬态分析 44 8.5 MOS二极管接法的负载 46 8.5.1电路图 46 8.5.2电路仿真 46 8.6电流源负载的共源级 50 8.6.1电路图 50 8.6.2电路仿真 51 9、简单差动放大器实验 54 9.1启动cadence 54 9.2电路图输入 54 9.3计算、设置元件参数 55 9.4仿真 57 9.4.1 DC扫描及输入输出共模范围 57 9.4.2 AC分析，观察相位裕度 64 9.4.3共模增益，共模抑制比(CMRR) 67 9.4 .4 电源抑制比(PSRR) 68 PAGE 68 PAGE 69 1、Cadence概述 作为流行的EDA工具之一，Cadence 一直以来以其强大的功能受到广大EDA工程师的青睐。Cadence 可以完成整个IC设计流程的各个方面，如电路图输入(Schematic Input)、电路仿真(Analog Simulation)、版图设计（Layout Design）、版图验证（Layout Verification）、寄生参数提取（Layout Parasitic Extraction）以及后仿真（Post Simulation）。如图1.1所示，我们给出了一个简单的模拟集成电路设计流程，以及对应的Cadence工具。 如图1.1 Cadence模拟集成电路设计流程 本实验指导书针对以上流程，通过设计一个简单的缓冲器的原理图到最终的版图，对Cadence的Composer， Analog Desing Environment，Virtuoso，Assura等各大功能模块逐一做个简单介绍。此外还包括一些Cadence平台的知识介绍。Cadence开发了自己的编程语言skill以及相应的编译器，整个Cadence可以理解为一个搭建在skill语言平台上的可执行文件集。初学者对此可以不用理会，当用户深入后，可以用skill语言对Cadence设计工具进行扩展。 2、运行Cadence 2.1 启动Cadence之前的配置 Cadence初次启动之前需要如下一些配置文件： .cshrc文件：有关一些Cadence必需的环境变量，如Cadence软件的路径及license。 .cdsenv文件：包含Cadence各种工具的一些初始设置。 .cds.lib文件：用户库的管理文件，在第一次运行Cadence时自动生成。 .cdsinit文件：包含Cadence的一些初始化设置以及快捷键设置。 实际上，机房中我们已将各配置文件写好，只要在终端中执行cds.setup 2.2 启动Cadence 在桌面上双击Xmanag