计算机结构与逻辑设计8.2计数器.ppt

* 计数器级联应用 例：试用两片74160实现54进制计数器。 解：M=54，74160是具有异步清零、同步置数的十进制计数器。 ①整体置数法 计数：0～53。 5 3 0 1 0 1 0 0 1 1 Q3Q2Q1Q0 CI * 计数器的级联应用 ②分解法 M=54=6×9，用两片74160分别构成六进制和九进制，然后级联即可。 六进制 九进制 注意！ * 1Hz的分频过程 8.3.3 构成分频器的应用 * 实现脉冲节拍 电路！ 8.3.4 构成 脉冲节拍应用 * 8.4 序列信号发生器 定义“序列信号”—串行的周期性信号。 方法1：计数型序列发生方法：计数器+组合电路 * 方法1：计数型序列发生方法：计数器+组合电路 例题1：设计一列发生器 * 例题2：直接设置Z输出，通过组合逻辑电路实现。 题目：设计一个1111010110序列发生器 * 例题2：设计一个1111010110序列发生器 得到Z之后，就得到需要的序列。 * 方法2：移存型序列信号发生器生成法 具体步骤： 1）先确定是用移位寄存器做。 2）确定用几个寄存器。 3）确定状态。 4）确定最高D3(或D2)的输入 * 例子 * 按照步骤来做 * 例子：用移位寄存器构成“000101”序列信号发生器 * 按照步骤进行，得到结果！ 时序逻辑模块总结 1）会分析：时序图-功能 a ) 单独时序模块的电路分析。 74161,74195 b) 混合时序模块的电路分析。（包括组合模块） 74161+74138 74195+74151 2）会设计：标准化设计 a) 74161各种模计数器设计 b) 有Z输出要求的时序设计。 c) 1010010序列发生设计。 * 作业: (黄正瑾书) P404页 3.30，3.34，3.41， 3.42，3.51，3.64，3.65 * 8.2 计数器 * 1. 回顾：时序逻辑电路 (1) 触发器 RS触发器，JK触发器，T，D触发器： (2) 时序逻辑电路分析基本方法 (3) 数据寄存器和移位寄存器 Q Q R S J K CP 电路图 时钟方程 驱动方程 输出方程 状态方程 状态图、状态表或时序图 判断电路逻辑功能 特征方程 * CP CP为秒脉冲(周期为1秒) 24进制计数器 60进制计数器 60进制计数器 a~g 7 7448 7448 7448 7448 7448 7448 QD~QA 秒显示 00~59秒 分显示 00~59分 小时显示 00~23小时 显示译码器 数码管 2.1 计数器举例－奥运倒计时 * 2.2 计数器概念和分类 分类 加法计数器 减法计数器 可逆计数器 (按计数功能 ) 异步计数器 同步计数器 (按计数脉冲引入方式) 二进制计数器 循环码计数器 BCD码计数器 (按计数码制) 计数器是数字电路和计算机中广泛应用的一种逻辑部件，可累计输入脉冲的个数，可用于定时、分频、时序控制等。 模 8 计数器 模24计数器 (按模划分) 4前缀：同步二进制模8递增计数器 * 同步二进制加法计数器 2.3 计数器分析例子 （1）、二进制计数器 分析： ①驱动方程和输出方程 * 2.3 计数器分析例子 ②状态方程 ③状态表 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 0 0 0 0 1 1 1 1 0 0 0 0 0 0 0 0 1 * ④ 画状态图 100 Q2Q1Q0 001 010 011 101 110 111 000 2.3 计数器分析例子 Z 0 1 0 0 0 0 0 0 CP Q 2 Q 1 Q 0 Z 1 2 3 4 5 6 7 8 ⑤ 画波形图 计满8脉冲 D触发器组成的4位计数器 异步，加法计数器 * * 其相应的状态转换图和波形图如下： D触发器组成的计数器 异步，减法计数器 * * 其相应的状态转换图 和波形图如下： * 2.4 常用集成计数器 CO CR 74161电路图 * 74161计数器 74161 功能表 CO CR CR CO * 74LS161状态图 ◆ 、 、EP 和 ET 均为高电平时，计数器处于计数状态，每输入一个 CP 脉冲，进行一