第八章 时序逻辑设计实践.ppt

* chapter 8 例2：某序列信号发生器输出信号为…011010011010…。试用D触发器设计该电路。 找状态 ……0 1 1 0 1 0 0 1 1 0 1 0…… Q2 Q1 Q0 Q2* Q1* Q0* D0(F) 0 1 1 1 1 0 0 1 1 0 1 0 1 1 1 0 1 0 1 0 0 0 1 0 1 0 0 0 1 0 0 0 0 1 1 0 0 1 0 1 1 1 0 0 0 d d d d 1 1 1 d d d d D2=Q1 D1=Q0 D0=Q2·Q0’+Q2’·Q1’ * chapter 8 电路自启动检查： Q2Q1Q0=000，Q2*Q1*Q0*=001 Q2Q1Q0=111，Q2*Q1*Q0*=110 能返回有效状态 * chapter 8 例3、用移位寄存器产生序列1001101011 分析：序列长度10位，设置10个状态，左移方式，用每个状态产生下一个将要移入的位 Q3Q2Q1Q0 Q3*Q2*Q1*Q0* D0 1001 0011 1 0011 0110 0 0110 1101 1 1101 1010 0 1010 0101 1 0101 1011 1 1011 0111 1 0111 1110 0 1110 1100 0 1100 1001 1 * chapter 8 8、线性反馈移位寄存器计数器 简称LFSR（linear feedback shift-register counter），通常称为最大长度序列发生器（maximum-length sequence generator），也被简称为m序列发生器。 一般结构： * chapter 8 寄存器输出到奇校验电路的不同连接可获得最多2n个序列，其中最长的序列包含了（2n-1）个状态，由反馈方程决定。 例：n=3，反馈方程是X3=X1⊕X0 * chapter 8 8.6 迭代与时序电路 回顾迭代电路 用时序电路在第i个时钟存储第i个级联输出信号，并在第(i+1)个时钟作为第（i+1）级的级联输入信号。 CI CO PI PO C0 C1 PI0 PO0 CI CO PI PO PI1 PO1 CI CO PI PO PIn-1 POn-1 Cn C2 … Cn-1 边界输入 级联输入 级联输出 * chapter 8 Ci CI CO PI PO PIi POi 寄存器 Ci+1 CLK 串行比较电路、串行加法电路 * chapter 8 同步设计方法 给出同步系统结构—分解—数据单元、控制单元 控制单元：设计成状态机 数据单元：寄存器、特殊功能、存储器…… 同步设计中的障碍 时钟偏移 选通时钟 异步输入 * chapter 8 时序逻辑电路小结 1、时序逻辑电路的基本器件 锁存器、触发器 分类：S-R、D、J-K、T 功能：存储1位二进制数，代表一个状态变量。 掌握功能表、特征方程、逻辑符号、触发方式（脉冲触发、边沿触发）等基本概念。 2、时序逻辑电路的分析 含触发器和组合电路构成的器件级电路、MSI加上组合电路的组件级电路。 * chapter 8 要求： 写出激励方程、转移方程、输出方程； 写出转移/输出表，给状态变量表达的状态命名，并写出状态/输出表； 画出状态图； 画出时序图； 注意状态转移的互斥性和完备性。 对于计数器等构成的时序电路，正常的状态转移是单循环的模n计数，有部分未用状态可能会回到主循环，有的不会。有的有控制类输入—清零、装数、初始值输入……，输出是计数输出，进位输出. 移位寄存器构成的电路，有数据移位电路，移位寄存器式计数器电路—环形计数器、Johnson计数器。 * chapter 8 3、同步时序电路的设计 有序列检测、位序列发生、计数器或以某种顺序发生变化等。 重要的第一步：按照设计要求，找出电路中可能的状态，每个状态表明发生的事情朝着解决问题的方向进行。 若采用触发器和组合电路等基本器件建立电路，写出状态/输出表或转移列表，确定触发器后进行状态赋值，得转移/输出表、利用选用的触发器的应用表构建激励表，建立激励方程、输出方程。 若采用MSI组件，正确设置相关的级联输入/输出、控制端、建立所需的反馈电路等。 * chapter 8 74×163 is combined with 74×151 to obtain a sequence-generator. Exp：a sequence-generator 计数器 + 数据选择器法构成的序列发生器的工作特点:只要计数器是有效的，在时钟的触发下，循环地输出序列。 * chapter 8 补充内