时序逻辑电路的设计课件.pptx

1 0 4.4 时序逻辑电路的设计 同步时序逻辑电路的设计 异步时序逻辑电路的设计 4.4.1 同步时序逻辑电路的设计 一般步骤 分析逻辑功能要求,画符号状态转移图 进行状态化简 确定触发器的数目，进行状态分配，话状态转移图 选定触发器的类型，求出各个触发器驱动信号和电路输出方程 检查电路能否自启动。如不能自启动，则进行修改 画逻辑图并实现电路 4.4.1 同步时序逻辑电路的设计 4.4.1 同步时序逻辑电路的设计 4.4.1 同步时序逻辑电路的设计 4.4.1 同步时序逻辑电路的设计 自启动 有些电路的有效状态数不是2n，从而存在多余的状态（又称无效状态），对这种电路，需要讨论其自启动特性。即电路处于无效状态时，能否在有限个时钟脉冲作用下，进入有效状态，即电路能否自启动。当电路中存在无效状态的循环时，电路不能自启动。对于不能自启动的电路，需重新设计电路或采取适当的措施解决问题。 4.4.1 同步时序逻辑电路的设计 【例4.5】用下降沿动作的JK触发器设计一个同步时序逻辑电路，要求其状态转移图如图4-43所示。 4.4.1 同步时序逻辑电路的设计 【解】在本例中,给出了编码后的状态转换图,而且从图中可以确定状态不能化简。因此,步骤(1)、(2)、(3)可以省去。从状态图可以看出，所有的状态构成一个循环，电路能够自启动。 根据图4―43所示的状态转换图,利用JK触发器的驱动特性,得到状态转换表和驱动信号真值表。 4.4.1 同步时序逻辑电路的设计 4.4.1 同步时序逻辑电路的设计 4.4.1 同步时序逻辑电路的设计 4.4.1 同步时序逻辑电路的设计 在本电路中,除了触发器的输出外,并无其他输出信号,因此无需求输出方程。从状态转换图可以看出,所有的状态构成一个循环,电路能够自启动。 最后,根据以上求得的驱动方程,画出电路的逻辑图。 4.4.1 同步时序逻辑电路的设计 4.4.1 同步时序逻辑电路的设计 4.4.1 同步时序逻辑电路的设计 4.4.1 同步时序逻辑电路的设计 4.4.1 同步时序逻辑电路的设计 4.4.1 同步时序逻辑电路的设计 4.4.1 同步时序逻辑电路的设计 4.4.1 同步时序逻辑电路的设计 4.4.1 同步时序逻辑电路的设计 4.4.1 同步时序逻辑电路的设计