实验三加法器功能测试及设计.docxVIP

实验3 加法器功能测试及设计 专业：2011级通信 学号：2010112058 姓名：李唐 实验目的 1 ?掌握全加器的工作原理，逻辑功能及应用。 2.了解多种加法器型号的选择及功能。 实验仪器设备与主要器件。 试验箱一个；双踪示波器一个；稳压电源一台。1 四台二进制超前进位加法器74LS283J4HC283;中国咅响类四位超而进位全加 器 CD408;74LS00;74LS408;74LS32 o 实验原理 全加器是中规模组合逻辑器件，可实现二进制数据的加法运算，是计算机中 运算单元电路。一位加法器有三个输入端，被加数，加数及低一位想木位的进位, 冇两个输出端，即相加的和以及向高一位的进位输出。全加器的真值表如2-3-1 所示。 加法器在数据通路的应用中非常广泛，在各种电路中也有着广泛的应用。 实验内容 (1)金加器真值表，验证74LS283的逻辑功能；观察实验现象分析用4位全加 器完成一位全加器或两位，三位全加器相加时电路应如何链接？进位输出的位置 是否在C0处显示，将结果填入表中； 全加器位数输入进位与加数 被加数 和与输出进位 Ci A3 A2 Al AO B3 B2 Bl BO S3 S2 SI so co 1 0 0 0 0 1 0 0 0 1 0 0 1 0 0 2 1 0 0 1 0 0 0 1 0 0 1 0 1 0 3 0 0 0 1 1 0 1 0 1 1 0 0 0 0 4 1 1 1 0 0 0 1 1 0 0 0 1 1 1 4 1 1 0 0 1 0 1 1 1 0 0 0 1 1 仿真图 vccVCC74283NSUL.2X4X3o2.5 V2.5 V52.5 vQX2MgR 5—/VW—oR 5—1?1R75QIL?1R 5R 5l?T vcc VCC 74283N SUL.2 X4 X3 o 2.5 V 2.5 V 5 2.5 vQ X2 Mg R 5 —/VW— o R 5 —1?1 R75Q IL?1 R 5 R 5 l?T R45Q 3 Q R5( ll?/] R 5 2 JR M (2)设计电路，完成一位全加器的十进制数的运算，实现2+3二？ , 4+6= ? , 7+9二? 并用数码管显示结果。画出完整的电路图并记录数据： 数据记录表 加数二进制码 被加数二进制码 二进制和 十进制和 进位 0010 0011 0101 5 0 0100 0110 1010 10 0 0111 1001 0000 16 1 仿真图 X2X1X5VCC5VVCCR6 5QR8 5QR7 5QR9 5QR3LR41R55企5於5011JMSUM 4A3SUM_3 X2 X1 X5 VCC 5V VCC R6 5Q R8 5Q R7 5Q R9 5Q R3LR41R5 5企5於50 11 J M SUM 4 A3 SUM_3 A2 SUM_2 A1 SUH_1 B4 B3 B2 B1 C0 C4 U1 74LS283N X3 X4 5M2.Q 2隼 2.Q 2. 4 2.5 V ⑶按图链接B/BCD码转换电路，将试验结果填入自拟表中，分析数据是否符合 要求。然后按图2-3-6链接BCD加法电路，用数码管显示结果，观察是否符合要 求； 自拟衣(B/BCD码转换电路) A3 A2 A1 A0 S3 S2 S1 so co 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 1 0 0 0 1 0 0 0 1 0 0 0 0 1 1 0 0 1 1 0 0 1 0 0 0 1 0 0 0 0 1 0 1 0 1 0 1 0 0 1 1 0 0 1 1 0 0 0 1 1 1 0 1 1 1 0 1 0 0 0 1 1 1 0 0 1 0 0 1 1 1 1 1 0 1 0 1 0 0 0 0 0 1 1 0 1 1 0 0 0 1 1 1 1 0 0 0 0 1 0 1 1 1 0 1 0 0 1 1 1 1 1 1 0 0 1 0 0 1 1 1 1 1 0 1 0 0 1 输入 输出 进位 仿真图 2.5 V 2.5 V 2.5 V 结果符合耍求 仿真图（BCD加法电路） vccJ1 vcc J1 结果与表2-3-2内容相符 （4）设计一个将BCD码的8421码转换成余3码的电路，写出真值表即表达式, 画出屯路图。调试屯路，观察输入与输出是否符合要求？ 真值表 X （8421 码） Y （余 3 码） 0 0 0 0 0 0 1 1 0 0 0 1 0 1 0 0 0 0 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 0 0 1 1 1 0 1 0 1 1 0 0 0 0 1 1 0 1 0 0 1 0 1 1 1 1 0 1 0 1 0 0 0 1 0 1 1 1 0