实验四数字基带通信系统实验.docxVIP

实验四数字基带通信系统实验 一、 实验目的 掌握时分复用数字基带通信系统的基木原理及数字信号传输过程。 掌握位同步信号抖动、帧同步信号错位对数字信号传输的影响。 掌握位同步信号、帧同步信号在数字分接屮的作用。 二、 实验内容 用数字信源模块、数字终端模块、位同步模块及帧同步模块连成一个理想信道时分 复用数字基带通信系统，使系统正常工作。 观察位同步信号抖动对数字信号传输的影响。 观察帧同步信号错位対数字信号传输的影响。 用示波器观察分接后的数据信号、用于数据分接的帧同步信号、位同步信号。 三、 基本原理 本实验使用数字信源模块、数字终端模块、位同步模块及帧同步模块。 数字终端模块工作原理 原理框图如图4?1所示。它输入单极性非归零信号、位同步信号和帧同步信号，把两路 数据信号从时分复用信号屮分离出來，输出两路串行数据信号和两个8位的并行数据信号。 两个并行信号驱动16个发光二极管，左边X个发光二极管显示第一路数据，右边8个发光 二极管显示第二路数据，二极管亮状态表示“广，熄灭状态表示两个串行数据信号码速 率为数字源输出信号码速率的1/3。 在数字终端模块中， 有以下测试点及输入输出点： ? FS-IN 帧同步信号输入点 ? S-IN 时分复用基带信号输入点 ? BS-IN 位同步信号输入点 ? SD 抽样判后的时分复用信号测试点 ? BD 延迟后的位同步信号测试点 ? FD 整形后的帧同步信号测试点 ? D1 分接后的第一路数字信号测试点 ? B1 第一路位同步信号测试点 ? F1 笫一路帧同步信号测试点 ? D2 分接示的第二路数字信号测试点 ? B2 笫二路位同步信号测试点 图4?2为数字终端电路原理图。图4?1中各单元与图4-2中的元器件对?的应关系如下: ?串/并变换U37. U38：八级移位寄存器4094 ?串/并变换 U37. U38： 八级移位寄存器4094 ?并/串变换 U39、U40： 八级移位寄存器4014 ?显示 ?显示 发光二极管 BS-INBD显示BDS-IN?延迟2SD-D＞串/并变换冲并/串变换F1 4 B1D1FS-IN蚪整形Fd| IFD-7彳串/并变换D2 BS-IN BD 显示 BD S-IN ?延迟2 SD-D ＞串/并变换 冲并/串变换 F1 4 B1 D1 FS-IN 蚪整形 Fd| I FD-7 彳串/并变换 D2 延迟3 FD-15 FD-8 FD-16 片并/串变换 十3 * 显示 ?延迟1 U30：单稳态触发器74LS123 ?延迟2 U32:A： D 触发器 74LS74 ?整形 U31:A：单稳态触发器74LS123； U32:B： D 触发器 74LS74 ?延迟3 U50、U51、U52:六 D 触发器 74LS174 U33：内藏译码器的二进制寄存器4017 ? m3 图4-1数字终端原理方框图 延迟1、延迟2、延迟3、整形及m3等5个单元可使串/并变换器和并/串变换器的输入 信号SD、位同步信号及帧同步信号满足匸确的相位关系，如图4-3所示。 D触发器74LS174把FD延迟7、8、15、16个码元周期，得到FD-7、FD?15、FD-8 (即 F1)和FD-16 (即F2)等4个帧同步信号。在FD?7及而■的作用下，U65 (4094)将笫一 路串行信号变成第一?路8位并行信号，在FD-15和丽■作用下，U70 (4094)将笫二路串行 信号变成第二路8位并行信号。在F1及B1的作用下，U66 (4014)将笫一路并行信号变为 串行信号D1,在F2及B2的作用下，U71 (4014)将笫二路并行信号变为串行信号D2。 B1和B2的频率为位同步信号BS频率的1/3, D1信号、D2信号的码速率为信源输出信号 码速率的1/3。U65、U70输出的并行信号送给显示单元。根据数字信源和数字终端对应的 发光二极管的亮熄状态，可以判断数据传输是否正确。 串/并变换及并/串变换电路都有需要位同步信号和帧同步信号，还要求帧同步信号的宽 度为一个码元周期且其上升沿应与第一路数据的起始时刻对齐，因而送给移位寄存器U67 的帧同步信号也必须符合上述要求。但帧同步模块提供的帧同步信号脉冲宽度大于两个码元 的宽度，且帧同步脉冲的上升沿超前于数字信源输出的基带信号第一?路数据的起始时刻约半 个码元（帧同步脉冲上升沿略迟后于位同步信号的上升沿，而位同步信号上升沿位于位同步 器输入信号的码元屮间，由帧同步器匸作原理可得到上述结论），故不能肯接将帧同步器提 取的帧同步信号送到移位寄存器U67的输入端。 ? 数据］ ? 数据2 ? 帧同步 ? SD FD FD-7 FD-8 (F1 ) FD-15 FD-16(F2) -LTO^TLn—n^LTLTL b2_n―nLTLn__n^Ln―