可编程逻辑器件相关.pptVIP

二、CPLD的结构与原理 1.基于乘积项（Product-Term)的PLD结构 Altera的MAX系列（EEPROM工艺）,Xilinx的XC9500系列（Flash工艺）和Lattice,Cypress的大部分产品（EEPROM工艺） 逻辑阵列块(LAB)，一般由16个宏单元（Marocell)构成，每个宏单元中有5个乘积项 可编程连线阵列（PIA) I/O控制块 2.宏单元的具体结构 乘积项阵列，是一个与或阵列，每一个交叉点都是一个可编程熔丝；乘积项选择矩阵是一个“或”阵列。两者一起完成组合逻辑。 可编程D触发器的时钟、清零输入都可以编程选择。如果不需要触发器，可以将此触发器旁路，信号直接输给PIA或输出到I/O脚。 共享扩展项结构 并联扩展项 FPGA: field programmable gate array 采用查找表结构的PLD芯片我们也可以称之为FPGA。altera的ACEX,APEX系列,xilinx的Spartan,Virtex系列等。 大多数的FPGA芯片采用的是SRAM工艺的查找表，也有少数FPGA采用反熔丝或Flash工艺。 1.查找表(Look-up Table) FPGA中的查找表就是用存储器（多为）SRAM来构成逻辑函数发生器。 一个N输入的LUT可以实现N个输入变量的任何逻辑功能 目前FP