多功能数字钟－系统设计.pptVIP

FPGA/CPLD应用技术 温国忠 、余菲、曾启明 晏凯、刘俐 多功能数字钟－－系统设计 晏凯 　　电子邮件：yckaren@szpt.edu.cn 电话 主要内容 总体设计模块图 1 各模块实现功能 2 总体设计模块图 分频模块 由于FPGA内部提供的时钟信号频率大约为50MHz，在这需要将它转化成1Hz的标准时钟信号供数字钟的计时显示； 可用用级联分频法实现 最终须输出的1Hz,100Hz,1kHz的标准时钟信号 计时模块 m是模式按键，当m=0时，进入计时模式，在计时模式下可以进行时间调整。 num3，num4产生加速调整时间，当其值为1时，可以快速调整时间，该调整时间的频率由clk提供。 counta，count1是手动调节时间。Turn接按键，可以改变当前调节的是小时还是分钟，长按turn键还可以使秒钟信号清零。 sec1,min1,hour1输出的是计时的秒，分，时。 闹钟模块 num1，num2产生加速调整时间，当其值为1时，可以快速调整时间，该调整时间的频率由clk提供。 countb，count2是手动调节闹钟时间。 amin,ahour是输出的闹钟的分钟和小时 LD_alert指示当前是否开启闹钟。 控制模块（1） m是模式按键，当m=0时，指当前输出的是计时功能；当m=1时，指当前调整的是闹钟时间；当m=2时，指当前调整的是计时时间；当m=3时，此时turn按键可用于跑表的暂停与开始。 change接按键，手动调整时，每按一次，计数器加1；如果长按，则连续快速加1，用于快速调时和定时；turn接按键，在手动校时功能时，选择是调整小时，还是分钟；若长时间按住该键，还可使秒信号清零，用于精确调时。 count1,count2,counta,countb分别是用来调节计时时间和闹钟时间。 LD_min,LD_hour,指示当前调节的是分钟还是小时。 控制模块（2） 此模块是加速调节时间模块 count1,count2,counta,countb是手动调节时间，当长时间按这些键时，num1,num2,num3,num4的值会发生变化，当他们值有为1时，对应的调节会快速加1。 显示模块 同时输入计时模块的时间和闹钟模块的时间 选择m值， 当m=0时，指当前输出的是计时模块的时间； 当m=1时，指当前输出的是闹钟模块的时间； 当m=2时，指当前输出的是调节计时模块的时间； 当m=3时，指当前输出的是跑表计时的时间。 响铃模块 同时输入计时模块的时间和闹钟模块的时间。 当计时模块的时间快到达整点时，会产生响声； 当计时模块的时分同时等于闹钟模块的时分时，也产生响铃。这时alert为1，如果在这时按住change键，可以屏蔽闹钟响铃。 跑表模块 输入该模块的是100Hz时钟信号。 百分秒是模为100的BCD码计数器，为方便数码管显示，将百分秒的两位分别用4位的MSH（百分秒高位）,MSL（百分秒低位）表示。这样MSH,MSL就分别对应每一个数码管显示的BCD码。同理，秒信号为模为60的BCD码计数器，两位也用四位的SH（秒高位），SL（秒低位）。此时turn键可用作跑表的pause键，按下turn键后跑表暂停，再按下后秒表启动。此外clr按键可实现跑表的异步清零。 作业： 1.复习如何分模块设计？ 谢谢！ * *