第五章时序逻辑电路讲解学习.ppt

第五章 时序逻辑电路;二、时序电路逻辑功能表示方法;三、时序逻辑电路分类;§5.1 时序电路的基本分析和设计方法;计算，列状态表;CP;画时序图;§ 5.1.2 时序电路的基本设计方法;2）状态化简：合并等价状态 3）状态分配：据电路的状态数M确定所用触发器数目n所需满足的式子： ;设计一般步骤：;2. 设计举例;选用 JK 触发器;1/1;状态分配、状态编码、状态图;驱 动 方 程;§5.2 计数器 (Counter);三、 计数器的分类;一、二进制同步计数器;f;FF2、FF1、FF0;FF2、FF1、FF0;J0= K0 =1;设计方法二：;(6) 用T ’型触发器构成的逻辑电路图(将Ti归入时钟方程);(7) 计数器计数容量、长度或模的概念;B = Q2n Q1n Q0n;3. 3 位二进制同步可逆计数器;(2) 双时钟输入二进制同步可逆计数器;4. 集成二进制同步计数器;74161的状态表;2) CC4520;(2) 集成 4 位二进制同步可逆计数器;1 2 3 4 5 6 7 8;二、二进制异步计数器;【思考】若改用上升沿触发的 D 触发器？;2. 二进制异步减法计数器;1 2 3 4 5 6 7;Q1;§5.2.3 十进制计数器;Q1nQ0n;2. 十进制同步减法计数器 (P321-323);4. 集成十进制同步计数器(※);(2) 集成十进制同步可逆计数器(※) ;2) 74192 (双时钟) (※);R0A·R0B S9A·S9B CP;§5.2.4 N 进制计数器;【例5.2.1】 用4位二进制同步计数器 74163 构成12进制 计数器;二、利用异步清零或置数端获得 N 进制计数;三、 计数容量的扩展;2. 利用级联获得大容量 N 进制计数器;2) 用归零法或置数法获得大容量的 N 进制计数器;1. 同步 清零(或置数)端计数终值为 SN–1 异步 清零(或置数)端计数终值为 SN;5.3 寄存器和读/写存储器;二、 分类;5.3.2 基本寄存器;二 、双 4 位锁存器 (74116);三、 4 ? 4 寄存器阵列 (74170、74LS170);(二) 逻辑功能; 5.3.3 移位寄存器;左移寄存器;二、双向移位寄存器(自学);5.3.4 移位寄存器型计数器;一、环形计数器;3. 能自启动的环型计数器;二、扭环形计数器;5.3.5 读/写存储器 — RAM;5.3.5 读/写存储器 — RAM;一、RAM 的结构;【补充】 对 256 ? 4 存储矩阵进行地址译码;25 (32) 根行选择线;二、RAM的存储单元;;2. 动态MOS存储单元;三、RAM 容量的扩展; 2. 字扩展;四、RAM 芯片举例;5.4 顺序脉冲发生器 ;1. 由四进制计数器( JK 触发器) 和译码器构成;2. 由 D 触发器和译码器构成;5.4.2 移动位型顺序脉冲发生器;5.4.3 用 MSI 构成顺序脉冲发生器;CP Q0 Q1 Q2 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7;5.5.1 可编程逻辑器件 (PLD);2. 分类;● PROM;● PLA;● PAL;● GAL;(2) 按可编程和改写方法分;二、PLD的基本原理;I0;2. 输出逻辑宏单元;(1) OLMC的结构;OE;(3) OLMC 的输出组态;3. GAL的主要特点;4. 几种常见的GAL器件;三、高密度可编程逻辑器件HDPLD;第五章 小 结;三、时序电路的基本分析方法;五、计数器;六、中规模集成计数器;七、其它时序逻辑电路;2. 读/写存储器 RAM（随机存取存储器）