第7章 可编程定时器计数器8253.pptVIP

* (2) GATE门控信号的影响 当门控GATE＝1时，允许计数；当门控GATE＝0时，禁止计数。在计数执行过程中，当GATE变为低电平时，若此时OUT输出为低电平，则OUT从低电平变为高电平，若OUT原来是高电平则保持不变，且计数器停止计数。当GATE恢复高电平，计数器从初值开始重新计数，计数过程时序图如图6-14（c）所示。 (3) 新的初值对计数过程的影响 新的初值写入也分两种情况。①当门控GATE＝1时，在计数执行过程中，新值写入并不影响现行计数过程，只是在下一个计数过程中，按新值进行计数；②在计数执行过程中，加入一个GATE脉冲信号，停止现行计数过程，在门控信号上升沿后的第一个时钟周期的下降沿，按新初值开始计数，计数过程时序图如图6-14（d）所示。 5. 方式4——软件触发选通方式 方式4为软件触发选通方式，其计数过程时序图 如图6-15所示，下面对工作原理进行分析。 (1) 计数过程 在方式4下，写入控制字后，在时钟上升沿， OUT输出变成高电平，将计数初值写入初值寄存 器CR中。经过一个CLK时钟周期，计数初值被送入 计数执行单元CE，下一个时钟下降沿开始减1计数 ，减到0时，OUT输出变为低电平，脉冲宽度为一 个CLK时钟周期，然后OUT自动恢复成高电平。下 一次启动计数时，必须重新写入计数值。若设置 计数初值为N，则在写入计数初值后的N+1个CLK 时钟脉冲，才输出一个负脉冲，负脉冲的宽度为1 CLK周期。 图6-15 方式4计数过程时序图 方式4不能自动重复计数（即这种方式计数是一次性的），每进行一次计数过程必须重装初值一次，所以称方式4为软件触发。OUT输出低电平持续时间为一 CLK时钟周期，常用此负脉冲作为选通信号，所以又称为软件触发选通方式, 计数过程时序图如图6-15（a）所示。 (2) GATE门控信号的影响 当GATE门控信号为高电平时，允许计数；当GATE门控信号为低电平时，禁止计数。需要注意两点：①当GATE门控信号为低电平时停止计数，GATE门控信号为高电平时并不是恢复计数，而是重新从初值开始计数。②GATE的电平不会影响OUT输出的电平，只有计数器减为0时，才使OUT输出产生电平的变化，计数过程时序图如图6-15（b）所示。 (3) 新的初值对计数过程的影响 在计数过程中，如果写入新的计数初值，则立刻终 止现行的计数过程，并在下一个时钟下降沿按新的初值 开始计数，计数过程时序图如图6-15（c）所示。 方式0和方式4都可用于定时和计数，定时的时间 ＝N×T。只是方式0在OUT端输出正脉冲信号为定 时时间到，方式4在OUT端输出负脉冲信号为定时时 间到。 6. 方式5——硬件触发选通方式 方式5为硬件触发选通方式，完全由GATE端引入的触 发信号控制定时和计数，其计数过程时序图如图6-16所 示，下面对工作原理进行分析。 (1) 计数过程 在方式5下，CPU写入控制字后，在时钟上升沿，OUT 输出变成高电平，写入计数初值后，计数器并不立即 开始计数，当门控信号GATE的上升沿到来后，在下一 个时钟下降沿时，将计数初值移入计数执行单元，才 开始减1计数，计数器减到0，OUT输出变为低电平，持 续一个时钟周期又变为高电平，并一直保持高电平， 直至下一个门控信号GATE的上升沿的到 图6-16方式5计数过程时序图 因此，采用方式5循环计数时，计数初值可自动重装，但不计数，计数过程的进行是靠门控信号触发的，称方式5又称为硬触发。若设置计数初值为N，则在GATE的上升沿到来后，经过N+1个CLK时钟脉冲，才输出一个负脉冲，负脉冲的宽度为1个CLK周期，计数过程时序图如图6-16（a）所示。 (2) GATE门控信号作用 如果在计数的过程中，又来一个GATE门控信号的上升沿，则立即终止现行的计数过程，在下一个时钟周期的下降沿，又从初值开始计数。如果在计数过程结束后，来一个GATE门控信号的上升沿，计数器会在下一个时钟周期下降沿，从初值开始减1计数，不用重新写入初值。只要门控信号的上升沿到来，就会马上触发下一个计数过程。 (3) 写入新的初值对计数过程的影响 无论在计数的过程中，还是在计数结束之后，写入 新的初值都不会影响计数过程，必须在门控信号的上 升沿到来后，才会发生下一个新的计数过程，计数的 初值是按写入新的初值进行。 7. 六种工作方式小结 通过对上面的6种工作方式的分析，可以看出门控信 号和写入新的初值会影响计数过程的进行，不同的工 作方式，会得到不同的输出波形。在8253的应用中， 必须正确使用门控信号和写入新的初值这种触发方式 ，