时序产生器和控制方式.pptVIP

5.3 时序产生器和控制方式 5.3.1　时序信号的作用和体制 时序信号　　 CPU中一个类似“作息时间”的东西，使计算机可以准确、迅速、有条不紊地工作。机器一旦被启动，即CPU开始取指令并执行指令时，操作控制器就利用定时脉冲的顺序和不同的脉冲间隔，有条理、有节奏地指挥机器的动作，规定在这个脉冲到来时做什么，在那个脉冲到来时又做什么，给计算机 各部分提供工作所需的时间标志。为此，需要采用多级时序体制。 [思考]用二进制码表示的指令和数据都放在内存里，那 么CPU是怎样识别出它们是数据还是指令呢? 从时间上来说，取指令事件发生在指令周期的第一个CPU周期中，即发生在“取指令”阶段，而取数据事件发生在指令周期的后面几个CPU周期中，即发生在“执行指令”阶段。 从空间上来说，如果取出的代码是指令，那么一定送往指令寄存器，如果取 出的代码是数据，那么一定送往运算器。由此可见，时间控制对计算机来说是太重要了。 总之，计算机的协调动作需要时间标志，而时间标志则是用时序信号来体现的。 硬布线控制器中，时序信号往往采用主状态周期-节拍电位-节拍脉冲三级体制。 在微程序控制器中，时序信号比较简单，一般采用节拍电位-节拍脉冲二级体制。 5.3.2　时序信号产生器 微程序控制器中使用的时序信号产生器由时钟源、环形脉 冲发生器、节拍脉冲和读写时序译码逻辑、启停控制逻辑等部分组成。(图5.18） 1.时钟源 时钟源用来为环形脉冲发生器提供频率稳定且电平匹配的方波时钟脉冲信号。它通常由石英 晶体振荡器和与非门组成的正反馈振荡电路组成，其输出送至环形脉冲发生器。 2.环形脉冲发生器 环形脉冲发生器的作用是产生一组有序的间隔相等或不等的脉冲序列，以便通过译码电路来产生最后所需的节拍脉冲。 为了在节拍脉冲上不带干扰毛刺，环形脉冲发生器通常采用循环移位寄存器形式。图 5.19示出了一种典型的环形脉冲发生器及其译码逻辑，它采用循环移位寄存器形式 。 图5.19中，我们假定时钟源输出 5MHz（脉冲宽度200ns）的时钟信号．当 CPU发出总清信号（ CLR）使触发器C4置“l”时，门3打开，第一个正脉冲通过门3使触发器 C1－C3清“0”．经过半个主脉冲周期（100ns）的延迟，触发器C4由“1”状态翻到“ 0”状态，再经过半个主脉冲周期的延迟后，第二个正脉冲的上升沿（即第一个的后沿）作移位信号，使触发器 C1—C0变为“100”状态.此后，第二个，第三个连续通过门 2形成移位信号，使C1－C3相继变为“110”，“111＂状态，其过程见图5.20所示. ??? 当C3变为” 1” 状态时（对应第 4个正脉冲），其状态便反映到触发器C4的D端．因而在第 4个正脉冲的下降沿时又将C4置” 1” ，门 3再次打开，第5个正脉冲便通过门3形成清“ 0”脉冲，将触发器C1一C3清零．于是下一个循环再度开始．其动态过程见CAI软件演示． 3.节拍脉冲和读／写时序的译码 ??? 图5.19中的上半部示出了节拍脉冲和读／写时序的译码逻辑．我们假定在一个CPU周期中产生四个等间隔的节拍脉冲，那么其译码逻辑可表示为 TO1=C1·C2 TO2= C2·C3 TO3= C3 TO4=C1 参阅图 5. 20，节拍脉冲 T10—T40的脉冲宽度均为 200ns，因此一个 CPU周期便是800ns，在下一个CPU周期中，它们又按固定的时间关系，重复T10，T20，T30，的先后次序，以供给机器工作所需的原始节拍脉冲．不过注意，图 5. 20中画出的节拍脉冲信号是 T1—T4，它们在逻辑关系上与T10一T40是完全一致的，是后者经过启停控制逻辑中与门以后的输出，图中忽略了一级与门的时间延迟细节 . 读／写时序信号的译码逻辑表达式为 RD0=C2·RD’ WE0 ＝ C3·WE’ MREQ0 =C2·MREQ’ IORQ0 =C2·IORQ’ 其 RD0， WE0和 MREQ0信号配合后可进行存储器的读／写操作；而 RD0， WE0和 IORQ0信号配合后可进行外围设备的读／写操作、表达式右边带撇号的 RD’，WE’，MREQ’，IORQ’是来自微程序控制器的控制信号，它们都是持续时间为一个CPU周期的节拍电位信号．这就是说，读／写时序信号 RD0， WE0， MREQ0