时序逻辑电路课后习题答案.docVIP

第9章 习题解答 9.1 题9.1图所示电路由D 触发器构成的计数器，试说明其功能，并画出与CP 脉冲对应的各输出端波形。 Q CP 题9.1图 解：(1写方程 时钟方程：0CP CP =；10CP Q =；21CP Q = 驱动方程：00n D =；11n D =；22n D = 状态方程：0100n n Q D CP +==↑；11110n n Q D Q +==↑；2122 1n n Q D Q +==↑ (2列状态转换表 （3）画状态转换图 111 210210n n n n n n CP Q Q Q Q Q Q +++0 0 0 0 1 1 11 1 1 1 1 1 02 1 1 0 1 0 13 1 0 1 1 0 04 1 0 0 0 1 15 0 1 1 0 1 06 0 1 0 0 0 17 0 0 1 0 0 0 (4画波形图 CP 2Q 1Q 0 Q (5分析功能 该电路为异步三位二进制减法计数器。 9.6 已知题9.6图电路中时钟脉冲CP 的频率为1MHz 。假设触发器初状态均为0，试分析电路的逻辑功能，画出Q 1、Q 2、Q 3的波形图，输出端Z 波形的频率是多少？ CP 题9.6图 解：(1写方程 时钟方程：123CP CP CP CP === 驱动方程：113n n D =；212n n D Q Q =⊕；312n n D Q Q = 状态方程： 11113n n n Q D CP +==↑; 12212n n n Q D Q Q CP +==⊕↑; 13312n n n Q D Q Q CP +==↑ 输出方程：3n Z Q = (2列状态转换表 （3）画状态转换图 111321321n n n n n n CP Q Q Q Q Q Q Z +++0 0 0 0 0 0 1 01 0 0 1 0 1 0 02 0 1 0 0 1 1 03 0 1 1 1 0 0 04 1 0 0 0 0 0 1 1 0 1 0 1 0 1 1 1 0 0 1 0 1 1 1 0 0 1 0 1 (4画波形图 (5分析功能 该电路为能够自启动的同步5进制加法计数器。Z 波形的频率为200K. CP 2Q 1 Q 0Q Z 9.10 同步十进制计数吕74LS160的功能表如表题9.10所示，分析由74LS160芯片构 成的题9.10图所示计数器的计数器长度。 题9.10图 (a (b 解：（a ）由图可得状态转换表为： 该计数器的计数长度为8. （b ）由图可得状态转换表为： 该计数器的计数长度为7. 9.12 应用同步四位二进制计数器74LS161实现模11计数。试分别用清除端复位法与预置数控制法实现。74LS161功能表见表题9.8。 表题9.8 解：（1）清除端复位法 因为是异步清零，所以实现11进制共需12个状态。状态转换表为： 310CR Q QQ = ” (2 预置数控制法 因为是同步置数，所以实现11进制共需11个状态。设初始状态 D D D =, 则状态转换表为： ” 9.14 试用两片74LS210构成一个模25计数器，要求用二种方法实现。74LS210的功能表见表题9.13。 解：（1）将两片74LS210先接成100进制，再实现25进制。 （2）由5×5实现 9.20 已知逻辑图和时钟脉冲 CP 波形如图 9.20 所示，移位寄存器 A 和 B 均由维持阻塞 D 触发器组成。A 寄存器的初态 Q4AQ3AQ2AQ1A=1010，B 寄存器的初态 Q4BQ3BQ2BQ1B=1011，主 从 JK 的初态为 0，试画出在 CP 作用下的 Q4A、Q4B、C 和 QD 端的波形图。 D1A ＞ Q4A A “1 ” B J C ＞ K Q Q QD CP · D1B ＞ Q4B CP 题9.20 图 解：各端波形如图所示： CP Q4 A Q4B C QD 9.26 试求 101 序列信号检测器的状态图，检测器的功能是当收到序列 101 时输出为 1，并 规定检测的 101 序列不重迭，即： X：0101011101 Z：0001000001 解：设初始状态为 S 0 , S 1 ：表示接收到一个“1”时的状态 S 2 ：表示接收到一个“0”时的状态 S 3 ：表示接收到第二个“1”时的状态 0 /0 1 /0 S0 0 /0 1 /0 0 /0 S1 0 /0 S3 1 /0 1 /1 S2 状态图为： 9.35 用 JK 触发器设计具有以下特点的计数器： （1）计数器有两个控制输入 C1 和 C2，C1 用以控制计数器的模数，C2 用以控制计数的增 减； （2）若 C1=0，计数器模=3；如果 C1=1，则