信号完整性系列之十六——高速互联链路中参考时钟的抖动分析与测量.docVIP

?(按: ?最近经常遇到工程师在电话或邮件中问起时钟抖动测量相关的话题。为此，本周我们和大家分享发表于EETimes2010年4月份的《高速互联链路中参考时钟的抖动分析与测量》。 本文是力科和中兴通讯高速信号测试技术联合实验室合作的成果。作者是中兴的陈明华和力科的张昌骏。希望能对时钟抖动关注的朋友有所帮助。如果您有关于时钟抖动测量方面的问题，欢迎随时和我沟通。?) ? ?????????????????? ? 中心议题： 时钟抖动及测试方法的介绍和探讨 时钟抖动的分解 时钟抖动测试注意事项 摘要在高速互联链路中，发送器的参考工作时钟的抖动是影响整个系统性能的关键因素之一。本文对时钟抖动的主要概念、测试方法及注意事项、测试难点进行分析和探讨。高速互联链路介绍任何一个通信链路都包含三个部分：发送器（TX）、媒质（信道）、接收器（RX）。对于高速的串行互联链路也包含这三个部分，如下图1所示为一个典型的高速互联链路的结构图。其中发送器包括了：并行转换串行、编码（比如8b10b编码）、发送信号优化（如预加重）、发送驱动等功能。接收器包括了：时钟恢复、数据恢复、接收信号优化（如均衡）、串行转化并行、解码等功能。传输通道则由印刷电路板的走线、过孔、连接器、插卡的金手指、电缆、光纤等组成。从整个链路的组成来看，发送器参考时钟的抖动在串并转换时就引入到整个链路中，影响着TX端发送出的数据的抖动，而接收器要从这些数据中恢复出时钟来进行后续的处理。可以看出发送器参考时钟的性能对整个链路的性能起到很关键的作用。本文从时钟抖动的相关概念、测试实例、测试注意事项、测试难点几方面对时钟抖动测试进行分析和探讨。 三种时钟抖动的定义，峰峰值与有效值时钟抖动通常分为时间间隔误差（Time Interval Error，简称TIE），周期抖动（Period Jitter）和相邻周期抖动（cycle to cycle jitter）三种抖动。 图2：TIE Jitter抖动和TIE Jitter track TIE又称为phase jitter，是信号在电平转换时，其边沿与理想时间位置的偏移量。理想时间位置可以从待测试时钟中恢复，或来自于其他参考时钟。如图2所示TIE抖动的示意图，I1、I2、I3、In-1、In是时钟第一个到第n个上升沿与理想时间位置的偏差，将I1、I2到In进行数理统计，在所有样本的找出最大值和最小值，两者相减可以得到TIE抖动的峰峰值，即： 假设N为测量的样本总数，抖动的平均值可表示为： 抖动的有效值（即RMS值）为所有样本的1个Sigma值，即： 周期抖动（Period Jitter）是多个周期内对时钟周期的变化进行统计与测量的结果。如图3所示的P1、P2、Pn-1、Pn为多个周期内时钟的周期数值，对这些数值进行数理统计，同理，与TIE抖动的峰峰值和有效值计算方法相同，把P1到Pn中的最大值减去最小值，得到周期抖动的峰峰值，把P1到Pn进行1个Sigma运算，得到周期抖动的RMS值。相邻周期抖动（Cycle to cycle jitter）是时钟相邻周期的周期差值进行统计与测量的结果。如图4所示，后一时钟周期减去前一时钟后作为统计的样本，C1=P2-P1, C2=P3-P2, Cn-1 = Pn - Pn-1，把C1到Cn－1进行数理统计，同理，可以计算出Cycle to cycle jitter的峰峰值和RMS值。 图3：Period Jitter抖动和Period Jitter track图4：Cycle to Cycle Jitter抖动和Jitter track 在上述三种常见的时钟抖动中，对于串行总线，通常是测量TIE抖动，比如高速收发器TX端的参考时钟。对于并行电路，通常是测量其时钟的周期抖动和相邻周期抖动，比如DDR SDRAM、PC主板上的FSB等等。在图2、图3、图4中的红色曲线横轴是时间，纵轴是对应周期的抖动数值，该曲线反映了抖动随时间变化的趋势，称为抖动跟踪（Jitter track）；将每个周期的抖动值（比如TIE抖动的I1、I2…In）作统计直方图，可以得到抖动直方图（Jitter Histogram）；将抖动跟踪做快速傅立叶变换（FFT）计算可以得到抖动频谱（Jitter Spectrum）。抖动跟踪是抖动在时域的表现形式，抖动频谱是抖动在频域的表现形式，抖动直方图是抖动在统计域的表现形式。各种测试仪器和分析软件对于抖动的测量和分析都是在这三个域中实现的。如下图5为某100MHz时钟在时域、频域、统计域分析其TIE抖动的示意图。左上角的F2为某100MHz时钟，P1是时钟的TIE参数测量；右上角的F3是TIE抖动的直方图，直方图不是高斯分布，可见时钟存在固有