nc后仿-综合后仿真.ppt

在设计窗口中设置探测对 象：比如要观察ex1中的 信号， 点击spi_test1图 示旁边的加号，展开设计 的层次结构。 右键选中ex1不放-- 选择菜单Create Probe 针对这个探测: ·选择Include sub-scopes下拉菜 单中的all选项以包含所有设计的 子域。 ·选择Include within each scope 下拉菜单中的all选项以包含输入 ，输出和双向端口。 以波形的形式研究仿真的资料 在ex1模块中选择要显示在波形窗口中的信号。选中后点击waveform按钮 这样就可以打开波形窗口了。 有波形显示的波形显示窗口 后仿最大的特点就是信号翻转加入了延时信息，比如信号spi0cn，放大波形可以看到信号相对时钟有效边沿的延迟。 下拉波形，可以发现信号sck_neg_dtc[0]、nss_neg_dtc[0]为高阻z态，这是因为综合过程中dc可能会在优化过程中优化掉信号，或对信号改名，这个问题需要在网表中解决。 打开nc_postsim文件夹中的网表文件：spi_interface.mapped.v 按ctrl+f键，寻找信号sck_neg_dtc[0]发现网表中没有该信号： 继续寻找与其相关的信号，sck_neg_dtc,可以发现寄存器sck_neg_dtc_reg[0]的输出信号名为n122，通过仔细的检验，可以发现sck_neg_dtc [0]被改名为n122，修改网表把它改回来： ctrl+f,将n122改为sck_neg_dtc[0],选择Change All sck_neg_dtc[0]，n122都已被声明过,所以改变后sck_neg_dtc[0]被声明两次，删除掉原n122处的声明（包括后面的逗号），并保存文件。 重新选中设计 spi_interface_mapped.v 并选中 然后在Console Window 点击simulation?reinvoke simulator 出现图示对话框： 选择yes即可 再在Console Window 点击simulation?run即可，可以发 现sck_neg_dtc信号恢复正常。 用modelsim进行后仿真分析 第一步：新建工程 第二步：添加工艺库、网表及测试文件 有两种添加sdf文件方法： 第一种：在工程目录下添加延时文件 文件编译 第二种添加延时文件方法（用了第一种sdf文件添加方法后，本步骤可以略过） SPI_test1为测试模块名，ex1为例化名 将ex1，ex2，ex3全部应用sdf文件 仿真并得到器件延时信息 谢谢！ NC-Verilog 综合后仿真 后仿概述 后仿是在前仿的基础上加入延时信息的功能仿真。 同时验证了设计的时序以及功能都正确，并且确保后仿功能和前仿一致。 实验任务 掌握前仿与后仿的区别 学会用NC-verilog对设计进行后仿 在SimVision分析环境下对设计中的问题进行调试 前仿与后仿的区别 前仿和后仿所使用的仿真器是相同的，所需的流程以及激励也是相同的，不同点主要体现在以下几个方面 ： 前仿与后仿的区别 仿真所需文件不同 作用不同 波形不同 仿真所需文件不同 前仿是对设计.v文件以及测试.v文件进行仿真； 后仿所需文件是综合时产生的.v网表文件，.sdf标准延时文件，测试文件以及工艺库.v文件。 仿真所需文件 netlist.v:DC综合生成的网表文件 .sdf:DC综合生成的标准延时文件 ，这个文件中包含了设计的网表中单元和连线的延时信息。 smic25.v工艺库仿真文件，包含综合目标库中元件的仿真模型信息 后仿分类 根据仿真对象分为两类： 综合后仿真：对DC综合后的网表进行仿真，连线延时来自于通过线载模型的估计 布局布线后仿真：对布局布线后的网表进行仿真，连线延时来自于版图的提取 作用不同 前仿又称功能仿真，是指在一个设计中，在设计实现前对所设计的逻辑进行的验证其功能是否正确的过程 后仿又称时序仿真，是对综合后或布局布线后并且加入了延时信息的网表文件进行的仿真，目的是验证时序以及功能都正确 波形不同 前仿的波形输出结果相对时钟沿没有延迟。所有信号在时钟边沿上同时到来，没有竞争冒险情况。 后仿因为加入了时序信息，波形输出结果相对时钟沿有一定的延迟。各个信号延时不同， 在不同的时刻发生翻转。 实验步骤 延时反标 编译设计网表以及顶层测试文件 建立设计 仿真 调试 延时反标 后仿最重要的就是延时反标，只有将延时信息导入设计，仿真才能验证设计的时序 施加命令对象： 在仿真的顶层测试文件里声明反标时序信息，在本次试验中即spi_test